- 异或函数与同或函数在逻辑上互为反函数。（ ）
- D/A转换器的位数越多，转换精度越高。（ ）
- 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）
- 采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（ ）
- 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）
- D/A转换器的最大输出电压的绝对值可达到基准电压UREF。（ ）
- 可以利用J=K=T的方法把JK触发器改成T触发器。（ ）
- A/D转换过程中，必然会出现量化误差。（ ）
- 一个逻辑函数的全部最小项之和为1。（ ）
- 在时间和幅度上都断续变化的信号是数字信号。（ ）
- 三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）
- 所有CMOS型555定时器的产品型号组后的4位数码都是7555，而且外部引脚排列和逻辑功能也完全相同。（ ）
- 权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（ ）
- 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ）
- 设计一个能产生1101序列信号的移位寄存器型序列信号发生器，移位寄存器的位数是（ ）位
- 具有保持和翻转功能的是（ ）触发器
- 只读存储器ROM在运行时具有（ ）功能
- 对于TTL或非门多余输入端的处理，可以（ ）
- 101键盘的编码器输出（ ）位进制代码
- 触发器功能最全面的是（ ）触发器
- 随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容（ ）
- 设计一个能产生00011101序列信号的移位寄存器型序列信号发生器，移位寄存器的位数是（ ）位
- 计数器除了能对输入脉冲进行计数，还能作为分频器用。（ ）
- 当电源断掉后又接通，RAM中原存的信息不会改变。（ ）
- 单稳态触发器有两个暂稳态。（ ）
- ROM和RAM中存入的信息在电源断掉后都不会丢失。（ ）
- 当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）
- 共阳接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）
- 集成5G7555CMOS定时器的4号引脚接低电平时，3号引脚输出0V。（ ）
- CMOS或非门与TTL或非门的逻辑功能完全相同。（ ）
- TTL电路在正逻辑系统中，以下各种输入中（ ）相当于输入逻辑“0”。
- 只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（ ）
- 在下列逻辑电路中，不是组合逻辑电路的有（ ）
- 如果输入脉冲频率f = 32768Hz，则需要（ ）位二进制加法计数器能够产生1 Hz的信号。
- N个触发器可以构成能寄存（ ）位二进制数码的寄存器
- 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（ ）时间
- A/D转换器的二进制数的位数越多，量化单位△越小。（ ）
- 多谐振荡器的输出信号的周期与阻容元件的参数成正比。（ ）
- 施密特触发器可用于将三角波变换成正弦波。（ ）
- 石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ）
- 8位移位寄存器，串行输入时经（ ）个脉冲后，8位数码全部移入寄存器中。
- 欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ ）级触发器。
- 对于JK触发器，若J=K，则可完成（ ）触发器的逻辑功能。
- 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（ ）
- 在下列触发器中，有约束条件的是（ ）。
- TTL与非门的多余输入端可以接固定高电平。（ ）
- 普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ）
- 一个逻辑函数的全部最小项之和为0。（ ）
- 编码与译码是互逆的过程。（ ）
- 任意两个最小项之积为0。（ ）
- 任意两个最小项之积为1。（ ）
- 用2片容量为8K×8的RAM构成容量为16K×8的RAM是位扩展。（ ）
- ROM的每个与项（地址译码器的输出）都一定是最小项。（ ）
- 半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。（ ）
- 以下四种转换器，（ ）是A/D转换器且转换速度最高。
- 模拟信号的最高工作频率为10KHz，则采样频率的下限是（ ）kHz。
- 由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（ ）
- 环形计数器如果不作自启动修改，则总有孤立状态存在。（ ）
- 二极管的开关特性是利用其单向导电性，即外加正向偏压且大于导通电压时导通，外加反向偏压时截止。（ ）
- 欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（ ）
- 同步计数器和异步计数器比较，同步计数器的显著优点是（ ）
- 边沿式D触发器是一种（ ）稳态电路。
- RS触发器的特性方程有约束条件，其它的触发器也同样要有。（ ）
- 逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ）
- 施密特触发器的正向阈值电压一定大于负向阈值电压。（ ）
- 一个7位二进制加法计数器，如果输入脉冲频率f = 512Hz，试此计数器最高位触发器输出脉冲频率为4Hz。（ ）
- 数字电路是产生、存储、变换、处理、传送模拟信号的电子电路。（ ）
- 以下电路中，加以适当辅助门电路，（ ）适于实现多输出组合逻辑电路。
- 基本RS触发器只能由与非门电路组成，用或非门是不能实现的。（ ）
- 集成5G7555CMOS定时器的4号引脚接低电平时，3号引脚输出为高电平。（ ）
- 用数据选择器可实现时序逻辑电路。（ ）
- 同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（ ）
- 三态门输出高阻状态时，（ ）是正确的说法。
- 一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。（ ）
- 同步时序电路和异步时序电路比较，其差异在于后者（ ）
- 一个16选一的数据选择器，其地址输入（选择控制输入）端有（ ）个。
- 环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ）
- NMOS管开关电路，当输入为低电平时，MOS管截止，相当于开关“断开”，输出为高电平。（ ）
- A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。（ ）
- 在数字电路中，晶体管主要工作在开关状态，因而不是截止就是饱和。（ ）
- 多谐振荡器有两个稳态。（ ）
- 4位倒T型电阻网络D/A转换器的电阻网络的电阻取值有2种。（ ）
- TTL单定时器型号的最后几位数字为。（ ）
- 边沿触发器在时钟脉冲高电平期间的输出状态会（ ）
- 一个容量为512×2的静态RAM具有（ ）
- 随机存取存储器具有（ ）功能
- 三极管作为开关使用时，要提高开关速度，可（ ）
- 一个8选一数据选择器的数据输入端有（ ）个
- 将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（ ）
- 要构成容量为4K×8的RAM，需要（ ）片容量为256×4的RAM。
- 同步时序电路具有统一的时钟CP控制。（ ）
- 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）
- 所有的半导体存储器在运行时都具有读和写的功能。（ ）
- 两数相加，不仅考虑本位之和，而且也考虑低位来的进位数，称为“全加”。（ ）
- 3位A/D转换器的基准电压UR =8V，输入电压Ui =3.2V，输出的转换结果d2d1d0 =011。（ ）
- 存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（ ）
- 将二进制数1011转换成十进制数即为11。（ ）
- A/D转换器是将数字量转换成模拟量。（ ）
- RAM由很多位存储单元组成，每个存储单元可存放一位二进制信息。（ ）
- RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）
- 时序电路包含组合电路和存储电路两部分，存储电路是必不可少的。（ ）
- 采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tW。（ ）
- 所有的移位寄存器都是同步时序电路。（ ）
- D/A转换器是将模拟量转换成数字量。（ ）
- 单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。（ ）
- 在实际工作中，常以字数和位数的乘积表示存储容量。（ ）
- 如果对30个符号进行二进制编码，则需要4位二进制代码。（ ）
- 下列逻辑电路中为时序逻辑电路的是（ ）
- 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）
- 如果希望DAC的分辨率优于0.025%，应选（ ）位的DAC
- 用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ ）个触发器
- 一个无符号10位数字输入的DAC，其输出电平的级数为（ ）
- 一个容量为512×1的静态RAM具有（ ）
- DAC的最小分辨电压5mV，最大满刻度输出电压10V，则输入数字量的位数是（ ）
- 触发器的稳定状态有（ ）种
- 在4位倒T形D/A转换器中，已知参考电压UR= -10V，当输入为 0100时，输出电压为（ ）
- 一个无符号8位数字量输入的DAC，其分辨率为（ ）位
- 4位倒T型电阻网络DAC的电阻网络的电阻取值有（ ）种
- 以下3种转换器，（ ）是A/D转换器且转换速度最高
- 双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。（ ）
- 一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（ ）
- 用二进制码表示指定离散电平的过程称为（ ）
- 多谐振荡器可产生（ ）
- 用555定时器组成施密特触发器，当输入控制端CO（5脚）外接10V电压时，回差电压为（ ）
- 石英晶体多谐振荡器的突出优点是（ ）
- 采用对称双地址结构寻址的1024×1的存储矩阵有（ ）
- 若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有（ ）条。
- PROM的或阵列（存储矩阵）是可编程阵列。（ ）
- 一个容量为1K×8的存储器有（ ）个存储单元
- 欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为（ ）
- 寻址容量为16K×8的RAM需要（ ）根地址线。
- 为实现将JK触发器转换为D触发器，应使（ ）
- 下面由JK触发器组成T’触发器的是图 （ ）。
- 对于JK触发器，若原态Qn=0，欲使次态Qn+1=1，应使输入jk=（ ）。
- 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）。
- 若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。
- 以下电路中可以实现“线与”功能的有（ ）
- 十进制数35的8421BCD码是（ ）
- 8421BCD码是1001，对应的十进制数是（ ）
- 已知A、B、Y的波形如图所示，实现Y=AB的波形为（ ）
答案:对
答案:对
答案:对
答案:错
答案:对
答案:对
答案:对
答案:错
答案:错
答案:对
答案:对
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
