第七章异步时序逻辑电路的触发器不是同时的，没有统一的CLK。
答案:对
异步时序逻辑电路分析方法不需要写出触发器的时钟信号。存储N位二进制代码需要N个触发器。
答案:对
计数器的模是指构成计数器的触发器的个数。把一个五进制计数器和一个十进制计数器串联可得到一个15进制的计数器。时序电路不含有记忆功能的器件。同步时序电路具有统一的时钟CP控制。
答案:对
N个触发器可以构成存储（ ）为位二进制数据的寄存器。
N
N-1
N+1
与同步时序逻辑电路相比，异步时序逻辑电路具有结构简单的优点，但它的缺点是（ ）
抗干扰能力较弱
功耗较高
工作速度较慢
某同学手头有边沿JK触发器，但急需将其用作边沿D触发器，应使（ ）
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
