山东华宇工学院
- 基本的RS触发器是由二个与非门组成。
- 555定时器在工作时清零端应接低电平。
- 仅具有反正功能的触发器是T触发器。
- 逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。
- 状态转换图是指电路中现态转换到次态的示意图。
- 常见PLD器件根据可编程逻辑器件问世的时间，我们把PLA、PAL和GAL称为早期的可编程逻辑器件。
- 16位输入的二进制编码器，其输出端有4位。
- 时序逻辑电路当中的反馈电路时连接输出和输入的。
- 编码与译码是互逆的过程。
- 异或门是复合逻辑门。
- 半导体二极管、三极管、MOS管在数字电路中均可以作为开关元件来使用。
- 当选用共阳极LED数码管时，应配置输出高电平有效的七段显示译码器。
- 同步计数器和异步计数器级联后仍为同步计数器。
- RAM掉电后数据易丢失，而ROM掉电后仍能保持数据。（ ）
- 单稳态触发器和施密特触发器不能自动地产生矩形脉冲，但可以把其他形状的信号变换成矩形波。
- .PLD作为一种通用型可编程逻辑器件，而它的逻辑功能又是由用户通过对器件编程来自行设定的。
- 竞争冒险的判别方法可以用代数法和卡诺图法两种。
- 对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的次态应为1。
- 主从JK触发器在CP=1期间，存在一次性变化。
- 下列函数表达式为标准与或式。
- 下列说法是正确的是( )
- 半导体静态存储器SRAM 的存储原理是（ ）。
- 对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ ）
- 下列各种逻辑门中，为基本逻辑门的是 ( )
- 时序逻辑电路的输出由电路中的触发器的（）来决定的？
- 对于VHDL以下几种说法错误的是（ ）
- 二输入与非门当输入变化为( )时，输出可能有竞争冒险。
- 如图所示的电路，输出F的状态是（ ）
- 优先编码器（ ）优先编码功能，因而（ ）多个输入端同时为１。
- 速度最快的A/D转换器是（ ）电路。
- 已知某触发的特性表如下（A、B为触发器的输入），其输出信号的逻辑表达式为( )。
- 一个三进制计数器和一个八进制计数器串联起来后的最大计数值为（ ）。
- 相同为“0”不同为“1”它的逻辑关系是( )
- 下列关于异或运算的式子中，不正确的是（ ）
- 将脉冲信号从脉冲前沿的0.5Vm到后沿的0.5Vm所需要的时间为（ ）。
- 多谐振荡器可产生的波形是（ ）。
- 引起组合逻辑电路中竟争与冒险的原因是（ ）。
- 利用集成计数器的同步清零功能构成N进制计数器时，写二进制代码的数是（ ）。
- 输入至少( )位数字量的D/A转换器分辨率可达千分之一。
- 已知某电路的真值表如下，该电路的逻辑表达式为( )。
- 存储8位二进制信息要多少个触发器（ ）。
- 四个触发器组成的环行计数器最多有( )个有效状态。
- 某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（ ）
- 下列四个数中，最大的数是（ ）
- 在下列逻辑电路中，不是组合逻辑电路的是（ ）
- 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）。
- 一位十六进制数可以用多少位二进制数来表示？（ ）
- 十进制整数转换为八进制数一般采用（ ）。
- 一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是（ ）。
- 下列说法正确的是
A:错 B:对
答案:对
A:错 B:对
答案:错
A:对 B:错
答案:错
A:错 B:对
答案:对
A:对 B:错
答案:对
A:错 B:对
答案:对
A:对 B:错
答案:对
A:错 B:对
答案:对
A:对 B:错
答案:对
A:对 B:错
A:错 B:对
A:对 B:错
A:对 B:错
A:对 B:错
A:对 B:错
A:错 B:对
A:错 B:对
A:错 B:对
A:对 B:错
A:错 B:对
A:异步计数器的计数脉冲只加到部分触发器上 B:异步计数器的计数脉冲同时加到所有触发器上 C:异步计数器不需要计数脉冲的控制
A:信息不再变化 B:依靠读后再生 C:依靠双稳态电路 D:依靠定时刷新
A:RS=0X B:RS=1X
C:RS=X0 D:RS=X1
A:D B:A C:C D:B
A:无需考虑状态的影响 B:次态 C:现态
A:一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成。 B:VHDL程序中是区分大小写的。 C:VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚。 D:结构体是描述元件内部的结构和逻辑功能。
A:10→11 B:01→10 C:11→01 D:00→10
A:1
B:0 C:A D:A非
A:有 允许 B:无 允许 C:无 不允许 D:有 不允许
A:串行比较型 B:并行比较型 C:逐次比较型
D:并-串行比较型
A:C B:B C:A D:D
A:19 B:31 C:23 D:5
A:异或逻辑 B:或逻辑 C:与逻辑
A:A B:B C:C D:D
A:脉冲后沿 B:脉冲周期 C:脉冲宽度 D:脉冲前沿
A:三角波 B:正弦波 C:矩形脉冲 D:锯齿波
A:电源不稳定 B:逻辑关系错 C:电路延时 D:干扰信号
A:N-1 B:2N C:N D:N+1
A:10 B:11
C:9 D:12
A:Y=B B:Y=AB+C C:Y=C D:Y=ABC
A:2 B:3 C:4 D:8
A:6 B:8 C:16 D:4
A:逻辑函数的最简与或式 B:逻辑函数的最小项之和
C:逻辑函数的最简或与式
D:逻辑函数的最大项之和
A:（10100000）2 B:（AF）16 C:（001010000010）8421BCD D:（198）10
A:全加器 B:编码器 C:寄存器 D:译码器
A:1011--1100--1101--1110--1111 B:1011--1010--1001--1000--0111 C:1011--0101--0010--0001--0000 D:1011--0110--1100--1000--0000
A:16 B:1 C:2 D:4
A:除10取整法 B:除8取余法 C:除8取整法 D:除10取余法
A:4 B:2 C:1 D:16
A:主从JK触发器没有空翻现象 B:JK之间有约束 C:主从JK触发器的特性方程是CP上升沿有效。
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
