河北工程技术学院
  1. 在计数器电路中,同步置零与异步置零的区别在于置零信号有效时,同步置零还需要等到时钟信号到达时才能将触发器置零,而异步置零不受时钟的控制。( )

  2. A:错 B:对
    答案:对
  3. 一个5位的二进制加法计数器,由00000状态开始,经过169个输入脉冲后,此计数器的状态为01001。( )

  4. A:对 B:错
    答案:对
  5. RS、JK、D和T四种触发器中,唯有RS触发器存在输入信号的约束条件( )

  6. A:错 B:对
    答案:对
  7. 逻辑函数Y=A+B+C+C已是最简与或表达式。( )

  8. A:错 B:对
    答案:错
  9. 各触发器的信号来源不同的计数器称为同步计数器( )

  10. A:错 B:对
    答案:错
  11. 组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关,还与先前的输出状态有关。( )

  12. A:对 B:错
    答案:错
  13. 加法器可以有并行进位加法器.( )

  14. A:错 B:对
    答案:对
  15. 实现同一逻辑功能的电路是唯一的.( )

  16. A:对 B:错
    答案:错
  17. 任何一个时序电路,可能没有输入变量,也可能没有组合电路,但一定包含存储电路。( )

  18. A:对 B:错
    答案:对
  19. 不同触发器间的逻辑功能是可以相互转换的。( )

  20. A:错 B:对
  21. JK触发器只要J,K端同时为1,则一定引起状态翻转。( )

  22. A:对 B:错
  23. 自启动功能是任何一个时序电路都具有的。( )

  24. A:错 B:对
  25. 所谓上升沿触发,是指触发器的输出状态变化是发生在CP=1期间。( )

  26. A:对 B:错
  27. 所有的触发器都能用来构成计数器和移位寄存器。( )

  28. A:对 B:错
  29. 使 ,就可实现JK触发器到D触发器的功能转换。( )

  30. A:错 B:对
  31. 低电平有效的显示译码器可驱动共阳极接法的数码管( )

  32. A:错 B:对
  33. 已知逻辑A+B=A+C,则B=C。( )

  34. A:错 B:对
  35. 数字电路可以分为组合逻辑电路和时序逻辑电路两大类。( )

  36. A:对 B:错
  37. 实现同一逻辑功能的逻辑电路可以不同。( )

  38. A:对 B:错
  39. 当用异步清零端来构成M进制计数器时,一定要借助一个过渡状态M来实现反馈清零。( )

  40. A:错 B:对
  41. 实现两个四位二进制数相乘的组合电路,应有( )个输出函数。

  42. A:8 B:10 C:11 D:9
  43. 在二进制译码器中,若输入有4位代码,则输出有( )个信号。

  44. A:16 B:8 C:2 D:4
  45. 当二输入与非门输入为( )变化时,输出可能有竞争冒险。

  46. A:01→10 B:10→11 C:11→01 D:00→10
  47. 对于D触发器,欲使Qn+1=Qn,应使输入D=( )。

  48. A:0 B:1 C: D:Q
  49. 电路如图T4.18所示,74LS191具有异步置数的逻辑功能的加减计数器,其功能表如表T4.18所示。已知电路的当前状态Q3Q2Q1Q0为1100,请问在时钟作用下,电路的下一状态Q3Q2Q1Q0为( )

  50. A:1101 B:0000 C:1011 D:1100
  51. 对于D触发器,若CP脉冲到来前所加的激励信号D=1,可以使触发器的状态( )

  52. A:由×变0 B:由0变0 C:由1变0 D:由×变1
  53. 欲使D触发器按= 工作,应使输入D=( )。


  54. A:1 B:Q C:0 D:
  55. 基本RS触发器在触发脉冲消失后,输出状态将( )

  56. A:发生翻转 B:恢复原态 C:随之消失 D:保持现态
  57. 一个T触发器,在T=1时,加上时钟脉冲,则触发器( )。

  58. A:翻转 B:置0 C:置1 D:保持原态
  59. 数据分配器和( )有着相同的基本电路结构形式。

  60. A:译码器 B:加法器 C:数据选择器 D:编码器
  61. 构成计数器的基本单元电路是( )

  62. A:同或门 B:与非门 C:触发器 D:或非门
  63. 组合逻辑电路中的冒险是由于( )引起的。

  64. A:逻辑门类型不同 B:电路有多个输出 C:电路未达到最简 D:电路中的时延
  65. 当输入J=K=1时,JK触发器所具有的功能是( )

  66. A:置0 B:翻转 C:置1 D:保持
  67. 在以下各种电路中,属于时序电路的有( )

  68. A:编码器 B:寄存器 C:ROM D:数据选择器
  69. 下列触发器中不能用于移位寄存器的是( )。

  70. A:负边沿触发D触发器 B:基本RS触发器 C:D触发器 D:JK触发器
  71. 将D触发器转换成T触发器,则应令( )

  72. A: B: C: D:
  73. 集成4位数值比较器74LS85级联输入IA<B.IA=B.IA>B分别接001,当输入二个相等的4位数据时,输出FA<B.FA=B.FA>B分别为( )

  74. A:100 B:010 C:001 D:011
  75. 时序逻辑电路的状态一般由其( )的组合确定

  76. A:外部输入 B:内部输出 C:外部输出 D:内部输入
  77. 将D触发器改造成T触发器,图示电路中的虚线框内应是( )。

  78. A:同或门 B:或非门 C:异或门 D:与非门
  79. 同步RS触发器不允许输入的变量组合RS为( )

  80. A:01 B:11 C:00 D:10

温馨提示支付 ¥5.00 元后可查看付费内容,请先翻页预览!
点赞(1) dxwkbang
返回
顶部