- SR触发器的约束条件是S和R的取值不能同时为有效信号（ ）
- 硬件描述语言Verilog HDL 中，wire语句用来定义reg 类型的变量。（ ）
- 集电极开路的与非门和普通的与非门，他们的逻辑功能相同，使用方法也完全相同。（ ）
- 要对298个物体进行编码，下面那个选项可以实现？ ( )
- TTL电路中的三态输出门电路是在普通门电路的基础上附加控制电路而构成的。 （ ）
- 稳定多谐振荡电路振荡频率的最有效方法是提高电源的稳定性。（ ）
- 8421BCD码是用四位二进制数的0000~1001，分别表示十进制数的0~9，是最常使用的一种BCD代码。（ ）
- 施密特触发电路有两个能自行保持的稳定状态。 （ ）
- PLA的基本电路结构是一个可编程的与逻辑阵列和一个可编程的或逻辑阵列。（ ）
- 单稳态触发器输出脉冲的宽度取决于什么？ ( )
- 某存储器有20根地址线，有8根平行数据线，则该存储器的最大存储容量为________ ( )
- 下列触发器中，抗干扰性能最好的触发器（ ）
- 以下各种A/D转换器电路类型中，转换时间与输入电压大小无关的是哪种？ ( )
- 有8个触发器组成的二进制计数器，最多有（ ）种计数状态（ ）
- 为了提高对称式多谐振荡器振荡频率的稳定性，最有效的方法是？ ( )
- 若一个ROM有10位地址线，8位数据线，则它的存储容量有多大？（ ）
- 逐次渐进性A/D转换器的转换时间与输出数字量的位数n的关系式：t=(n+2)Tclock，其中Tclock为转换时钟脉冲的周期。（ ）
- 3线-8线译码器74HC138，其每一个输出都是三变量逻辑函数的一个最小项的非，所以它也被称为最小项译码器。（ ）
- 异或和同或是互为非的逻辑关系。（ ）
- 时序逻辑电路的结构当中一定含有存储电路。（ ）
- 主从结构的脉冲触发器的状态转换图描述的是其中“主触发器”的状态。（ ）
- PN结的最显著特性是单向导电性。 （ ）
- 二值逻辑中，每个变量的0和1用来表示两种不同的逻辑状态。 （ ）
- TTL电路的三态门和CMOS电路的三态门，在逻辑功能上是一样的。（ ）
- 主从结构脉冲RS触发器可以用于构成移位寄存器。（ ）
- 采用石英晶体多谐振荡器，可以提高多谐振荡器的稳定性（ ）
- 既可进行数字信号传输又可进行模拟信号传输的器件为 ( )
- 与非门的多余输入端应如何处理？ ( )
- 同步计数器和异步计数器比较，异步计数器的最显著优点是（ ）
- 在一个触发脉冲内，可以确定所存储的数据Q只变化一次的是（ ）
- 欲使JK触发器按Q* =Q′工作，可使JK触发器的输入端 （ ）。
- 下列哪个函数是最小项之和的形式？（ ）
- 要将正弦信号转换成与之频率相同的矩形脉冲信号，应采用？ ( )
- 逻辑函数的常用表示方法有
- 三态门输出的三个状态分别是1，0，高阻抗。其中高阻抗状态相当于0。（ ）
- 一个同步时序电路若有输入变量，则它是Mealy型电路。（ ）
- 在有约束的逻辑函数中，约束项的取值可能是1，也可能是0。（ ）
- 对在系统可编程逻辑器件进行编程时，需要使用专门的编程器。（ ）
- 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）
- 只有与-或形式的逻辑函数式才能化成最小项之和的形式。（ ）
- 常用的组合逻辑电路模块（编码器、译码器、数据选择器、加法器、数值比较器），都可以用来实现组合逻辑函数。（ ）
- 存储衡量存储器性能的指标不包括存储速度（ ）
- 双极性输出的D/A转换器，其输出的模拟电压值，有正有负。（ ）
- 逻辑代数的基本公式和常用公式，在使用时是否需要先证明？ （ ）
- FPGA主要用来实现组合逻辑电路，它不能实现时序逻辑电路。（ ）
- 触发器的基本要素是能够写0/1，且在下次写入前保持0/1。（ ）
- 在各种电路结构的A/D转换器中，逐次渐进性A/D转换器的转换速度最快。（ ）
- 要用T触发器构成10进制计数器，最少需要用4个触发器。（ ）
- PLD在生产时按通用器件生产，使用时用户可对其编程来实现所需的逻辑功能。 （ ）
- 可以将输出端直接并联实现“线与”逻辑的门电路是哪个？ ( )
- 用触发器和门电路构成一个50进制计数器至少需要_________个触发器。 ( )
- 要用T触发器构成10进制计数器，最少需要用（ ）个触发器。（ ）
- 为了把串行输入的数据转换为并行输出的数据，可以使用以下哪种电路？（ ）
- 分析下图电路的逻辑功能，选择该电路的状态转换图为。（ ）
- 以下各种A/D转换器电路类型中，转换速度最快的是哪种？ ( )
- 以下哪种电路可以把串行输入的数据转换为并行输出的数据？ ( )
- 石英晶体振荡器的输出频率取决于？ ( )
- 要实现一个四变量的逻辑函数，可选用以下那个器件？ ( )
- 下图中的门电路是74系列TTL电路。试问门电路的输出是什么状态？ ( )
- 关于FPGA，你认为： ( )
- 数字信号是指________。 ( )
- 逻辑函数的所有最小项之和等于？ ( )
- 用（ ） 电路构成模为16的计数器的译码逻辑最简单.（ ）
- 关于HDL语言，你认为： ( )
- 以下哪种电路在任何时刻，只有一个输出端有效。 ( )
- 可以将输出端直接并联实现“线与”逻辑的门电路是哪个？（ ）
- 用6个触发器，最多可构成多少进制的计数器？ ( )
- 相对于CMOS电路来说，TTL电路的优点是： ( )
- Verilog HDL中的行为描述方式是通过行为语句来描述电路要实现的功能，表示输入与输出间转换的行为，不涉及具体结构。
- 硬件描述语言的本质是
- Verilog HDL只能描述组合逻辑电路，不能描述时序逻辑电路。
- 寄存器类型reg型数据常用来表示时序控制always块内的指定信号，代表触发器。
- PLD的基本特征是它的逻辑功能可以由用户通过对器件编程来设定。
- 可编程逻辑器件的基本特征在于：
- 过程说明语句always：always块包含一个或一个以上的语句，在运行的全过程中，在时钟控制下被反复执行。always块中被赋值的只能是寄存器reg型变量。
- Verilog HDL中的结构描述方式是将硬件电路描述成一个分级子模块相互联的结构，通过对组成电路的各个子模块间相互连接关系的描述来说明电路的组成。
- 连续赋值语句assign用于对wire型变量赋值，是描述组合逻辑最常用的方法之一。
- 线网型变量wire主要起信号间连接作用，用以构成信号的传递或者形成组合逻辑，可以直接理解为连线。
- A/D转换器的转换精度由输出二进制或十进制的位数决定。
- 在各种电路结构类型的A/D转换器中，逐次逼近型A/D转换器的转换速度最快。
- 权电阻网络DAC和倒T型电阻网络DAC的输出电压与输入数字量的关系是：
- 影响D/A转换器转换精度的因素有哪些。
- 在各种电路结构类型的A/D转换器中，双积分A/D转换器的稳定性和抗干扰能力最好。
- A/D转换器的电路结构类型主要有：
- 转换时间与输入电压大小无关的ADC是
- 转换速度最快的ADC是：
- A/D转换器的转换速度主要取决于转换电路的类型。
- 常用的D/A转换器的电路结构类型有:
- blob:https://newexam.zhihuishu.com/427792e6-6bfd-4ad7-ad91-9585b2f5c8f0
- 分析下图所示电路。（1）该电路是用555构成的____电路。a.单稳态触发器 b.多谐振荡器 c.施密特触发器
- 在下图电路中，已知CMOS集成施密特触发器的电源电压VDD=10V，R=10K，C=0.01μF电路的振荡频率是_____
- 在下图电路中，已知CMOS集成施密特触发器的电源电压VDD=10V，R=10K，C=0.01μF（1）为了得到占空比q=50％的输出脉冲，R1与R2的比值为（ ）
- 若反相输出的施密特触发器输入信号uI如下图所示，请分析输入VI在ab段时输出VO为高电平
- 脉冲整形电路有
- 已知时钟脉冲频率为f，欲得到频率为0.2f的脉冲信号，应采用
- 多谐振荡器可产生的波形是
- blob:https://newexam.zhihuishu.com/a970fb6d-35f5-4c9d-8434-bc8e42de5a48
- blob:https://newexam.zhihuishu.com/b5463e59-cbcf-4257-a18b-000e73884904
- 三位二进制减法计数器的初始状态为101, 4个脉冲之后它的状态为001
- N个触发器能构成最大（ ）进制的计数器
- 一个4位二进制加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）
- 用移位寄存器产生1101010脉冲序列，至少需要（ ）位的移位寄存器.
- 脉冲触发SR触发器电路中，输入输出电压波形如图所示。设触发器的初始状态为Q = 0。请指出a~e中错误的部分。
- 在一个触发脉冲内，可以确定所存储的数据Q只变化一次的是
- 由或非门组成的SR锁存器及其输入输出电压波形如下图所示，请指出a~e中错误的部分。（）
- 主从结构的脉冲触发器的状态转换图描述的是其中“主触发器”的状态。
- blob:https://newexam.zhihuishu.com/c7bf4d85-71cc-40d6-9c2c-a919d4cd39f7
- 主从结构SR触发器及其输入输出电压波形如图所示。设触发器的初始状态为Q = 0。请指出1~5中错误的部分。
- 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
- 脉冲触发JK触发器电路中，输入输出电压波形如图所示。设触发器的初始状态为Q = 0。请指出a~e中错误的部分。
- 电路及其输入输出电压波形如下图所示，设触发器的初始状态为Q = 0。请指出a~e中错误的部分。（ ）
- blob:https://newexam.zhihuishu.com/8d98b3cb-255e-41df-a971-5225e1c7f9b5
- 二-十进制译码器74HC42具有拒绝伪码的功能。
- 组合逻辑电路中消除竞争-冒险的方法有
- 数据选择器的作用是：
- 可采用哪些器件实现逻辑函数？
- 用四选一数据选择器，只能实现2变量的逻辑函数。
- 优先编码器允许同时输入两个以上的编码信号，但它只对优先权最高的一个进行编码。
- 用八选一数据选择器可以实现4变量的逻辑函数。
- 二进制译码器输出的特点是，有一个输出与其他输出不一样
- 可用于设计组合逻辑电路的常用组合逻辑模块有:
- 组合逻辑电路的分析是根据给定的逻辑电路图，写出输出的表达式，列出真值表，得到电路的逻辑功能。
- 在一个数字系统中，TTL电路和CMOS电路可以直接互相连接。
- 判断N沟道增强型MOS管的导通条件是
- TTL门电路的输入端悬空时，相当于:
- TTL与非门的多余输入端应如何处理？
- 三态输出门电路的三个输出状态分别是1、0、高阻抗。
- 和TTL电路相比，CMOS电路的最大优点是：
- CMOS门电路的常见类型有：
- 用高电平表示逻辑1状态、用低电平表示逻辑0状态，称为正逻辑。
- 可以将两个互补输出结构的普通CMOS门电路输出端并联，接成线与结构。
- 说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同）
- 逻辑代数中的代入定理不会扩展基本公式和常用公式的使用范围。
- 逻辑函数的最小项之和形式是什么样的表达式？
- 化简多输出逻辑函数时，寻找并合理地利用共用项，有时可以得到更简单的化简结果。
- 任何一个逻辑函数都可以化成最小项之和的形式。
- 与或表达式的最简标准是：
- 逻辑代数中一共有多少种逻辑运算？
- 卡诺图主要用于化简多少个变量的逻辑表达式？
- 逻辑函数中的无关项是指：在实际中不可能出现的项，或者无论取0还是取1对逻辑函数值没有影响的项。
- 用卡诺图化简逻辑函数，可以一步得出最简结果。
- ASCII码是一组7位二进制代码，用来表示数字、字母、各种符号和控制码等。
- 学生的学号是码制，代表不同的学生。
- 一位二进制有几个数？
- 某班共有30位同学，现在要给每位同学分配一组二进制代码。请问最少需要多少位的二进制代码？
- 余3 码是一种BCD码
- 8位二进制，一共可以表示多少个数？
- 以下各个物理量是数字信号的是：
- 一位十六进制数的最大数是几？
- 二进制数运算中，补码的作用是将减法运算变为加法运算。
- 数电的抗干扰能力弱
- 保密性好是数字电子技术的特点
答案:对
答案:错
答案:错
答案:9位二进制数
答案:对
答案:错
答案:对
答案:错
答案:对
答案:电路本身的电阻、电容参数；
答案:1M×8
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
