数字电子技术答案2023

第五章测试

1.

电路如图所示，当M=0时构成（A）进制的计数器，当M=1时构成（ ）进制计数器。
A:7
B:5
C:6
D:8

答案:A
2.

异步计数器74290接成的电路如图所示，若输入时钟信号CLK的频率是50MHz，则输出Z的频率为（ ）。
A:1MHz
B:2.5MHz
C:100kHz
D:500kHz
3.一个5位的二进制加法计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（ ）。
A:00111
B:01100
C:01011
D:01010
4.为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。
A:超前进位加法器
B:移位寄存器
C:循环码计数器
D:累加器
5.用N个触发器构成的环形计数器，无效状态有（ ）个。
A:2N-N
B:N
C:2N
D:2N-2N
6.以下哪种触发器不具备构成移位寄存器的功能（ ）。
A:T’触发器
B:SR触发器
C:T触发器
D:D触发器
E:JK触发器
7.4位移位寄存器，现态Q0Q1Q2Q3为1100，经过左移1位后其次态为（ ）。
A:0110
B:0101
C:1001
D:1000
E:1101
8.一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为1kHz，经过（ ）可转换为4位并行数据输出。
A:4μm
B:8ms
C:8μm
D:4ms
9.表示时序逻辑电路信号之间的逻辑关系方程组，不包含下列哪项（ ）。
A:特性方程
B:驱动方程
C:状态方程
D:输出方程
10.

电路如图所示，同步计数器74161接成了（ ）进制的计数器。
A:8
B:12
C:13
D:10