第五章单元测试
有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态(即由寄存器组的1和0的组合状态所构成的有限个状态)只可能在同时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟转向哪一状态还是留在原状态不但取决于各个输入值，还取决于当前所在状态。
A:错 B:对
答案:对
A:错 B:对
答案:对
A:错 B:对
答案:对
第五章单元测试
有限状态机是由寄存器组和组合逻辑构成的硬件时序电路，其状态(即由寄存器组的1和0的组合状态所构成的有限个状态)只可能在同时钟跳变沿的情况下才能从一个状态转向另一个状态，究竟转向哪一状态还是留在原状态不但取决于各个输入值，还取决于当前所在状态。
