第二章
下列不属于Verilog HDL算数运算符的是( )
答案:=
在verilog语言中,a=4b'1011,那么&a=( )
答案:1b'0
5’b10011>>2等于( )
答案:5’b00100
{4{a}}等于( )
答案:{a,a,a,a}
下列关于阻塞赋值运算(如b=a;)说法错误的是( )
答案:在“always”模块中的reg型信号都采用此赋值方式

温馨提示支付 ¥3.00 元后可查看付费内容,请先翻页预览!
点赞(0) dxwkbang
返回
顶部