提示:内容已经过期谨慎付费，点击上方查看最新答案
EDA技术（山东联盟）
- 打开要使用的程序包的关键词是 （ ）。
- 在VHDL中，不存在任何延迟行为，而是立即发生的数据传输对象是（ ）。
- 进程中的变量通过赋值语句更新的特点是 （ ） 。
- 若PLD器件内部结构的描述符号中，有一个耦合元件未连接，用行线与列线相交处（ ）表示。
- 在VHDL中，数据对象（ ）的数据传输不是立即发生的，赋值的实现需要经过一定延迟时间：。
状态机编码方式中，其中（ ）占用触发器较多，但其实现比较适合FPGA的应用。
- STD_LOGIC型数据有几种取值？（ ）。
- 在VHDL中 （ ）不能将信息带出对它定义的当前设计单元。
- 给出下面的VHDL描述类型的归类并填到括号:（ ）。
- VHDL的端口说明语句声明端口为输入方向，应该使用选项（ ）。
- QuartusII的设计文件只能直接保存在（ ）。
- 给出一个完整的VHDL描述。说明其描述形式属于（ ）。
- PLD器件内部结构的符号描述中，若有一个耦合元件固定连接，采用在行线与列线相交处的（ ）表示。
- Quartus II中编译VHDL源程序时要求（ ）。
- 在VHDL中，数据传输是立即发生的数据对象是（ ）。
- FPGA的可编程基本结构是基于：（ ）。
- 在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，下面赋值语句错误的是（ ）。
- 信号的赋值符是 （ ）。
- 在一个设计实体的两大基本结构——实体与结构体中，实体描述（ ） 。
- 在VHDL的CASE语句中，条件句中的“=>”不是操作符，其作用相当于（ ）。
- GAL是指（ ）。
- 术语HDL代表 ( )。
- 下面是一个计数器的实体部分的VHDL描述，clk是输入端。空格处应该填写 （ ）。
- 下面的CASE语句使用正确的是（ ）。
- 下列状态机的状态编码，（ ）方式有“输出速度快、难以有效控制非法状态出现”这个特点。
- 顺序语句必须按书写顺序执行。（ ）
- 可以同时执行的VHDL语句包含顺序语句。（ ）
- 多个进程语句可以同时执行。（ ）
- 表达式C<=A+B中，A、B和C数据类型都是STD_LOGIC_VECTOR,可以直接进行加法运算。（ ）
- 简单PLD器件包括PROM、PAL和GAL等类型。（ ）
- 语句 type wr is (wr0,wr1,wr2,wr3,wr4,wr5); 定义了一个状态变量wr，可以直接对wr赋值。 （ ）
- VHDL设计文件的主文件名部分必须与结构体名一致。（ ）
- 安全状态机就是不存在非法状态。（ ）
- 进程语句中，不管在何时，process语句后面必须列出敏感信号 （ ）
- 单进程状态机和多进程状态机可靠性相同。（ ）
- EDA的实质就是用计算机软件设计硬件数字系统。（ ）
- CONSTANT T2：std_logic <= ’0’; （ ）
- 安全状态机并非不会出现非法状态，而是能够通过合理设计，在非法状态出现时能够回到合法状态。（ ）
- EDA的数据对象必须先定义才能使用。（ ）
- FPGA和PLD器件是大规模可编程逻辑器件的两种主流器件。（ ）
- VHDL设计文件的主文件名可以随便取。（ ）
- VHDL设计文件的后缀是.VHD。（ ）
- IP核有软IP核、硬IP核和固IP核三种。（ ）
- 综合器就是完成VHDL综合使用的PLD器件。（ ）
- 设计安全状态机时，应该使用多进程描述而不是单进程描述更好。（ ）
- 下面关于信号和变量的不同点的描述正确的有（ ）。
- 下面对函数重载的描述正确的是（ ）。
- 下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是不正确的：（ ）。
- 下面选项属于VHDL预定义数据类型的是（ ）。
- 下面的库中不需要显式打开的是（ ）。
A:USE B:ENTITY C:LIBRARY D:PORT
AI参考:打开要使用的程序包的关键词是**LIBRARY**。'
A:数据 B:常量 C:信号 D:变量
AI参考:在VHDL中，信号（Signal）表示的是一个在程序中存储和传输的数据对象，它没有延迟行为，而是立即发生的数据传输。当你在程序中声明一个信号时，它就已经被赋予了一个值，并且这个值在程序执行过程中是保持不变的。因此，答案是C：信号。'
A:立即完成 B:在进程的最后完成 C:按顺序完成 D:都不对
答案:立即完成AI参考:正确答案是B:在进程的最后完成。进程中的变量通过赋值语句更新的特点是，在进程的最后完成。这意味着在进程执行过程中，变量的更新操作可能会被中断或延迟，但在进程结束时，所有的更新操作都会被执行。其他选项如立即完成、按顺序完成和都不对，都不符合进程中变量更新的特点。'
A:“.” B:“×” C:无标记。
答案:“.”
A:变量 B:常量。 C:数据 D:信号
答案:信号
A:状态位直接输出型编码 B:其余选项都不是 C:一位热码编码 D:顺序编码
答案:一位热码编码
A:1； B:2； C:9； D:3
答案:9;
A:信号 B:数据 C:常量 D:变量
A:结构描述 B:数据流（RTL）描述 C:行为描述
AI参考:正确选项是【C:行为描述】。VHDL是一种硬件描述语言，用于描述数字系统的结构和行为。根据题干中的描述，VHDL的描述类型应该是描述数字系统的行为特征的，因此选项C“行为描述”最为符合。选项A“结构描述”通常用于描述数字系统的结构，如逻辑门、寄存器等；选项B“数据流（RTL）描述”通常用于描述数字系统的硬件设计中的数据流，如信号传输和数据存储。因此，这两个选项都不符合题干中的描述。'
A:OUT B:INOUT C:BUFFER D:IN
A:文件夹 B:硬盘 C:工程目录 D:根目录
A:结构描述 B:行为描述 C:数据流（RTL）描述
AI参考:正确答案是B：行为描述。VHDL是一种硬件描述语言，其描述形式主要分为三种：结构描述、行为描述和数据流描述。其中，行为描述是使用程序化的方式来描述硬件的功能和行为，包括输入、输出、运算和时序等。该描述形式描述了一个电路的行为，属于行为描述。因此，选项B是正确答案。选项A和C都是其他类型的描述形式，与该描述形式不符。'
A:“×” B:“.” C:无标记
A:文件名和实体可以不同名 B:文件名和实体名要相同 C:文件名和实体名无关 D:不确定
A:数据 B:信号 C:变量 D:常量
AI参考:在VHDL中，数据传输是立即发生的数据对象是B:信号。信号在VHDL中用于存储数据，这些数据在程序的执行过程中会立即传输。而选项A、C、D虽然在某些情况下可能用于数据传输，但它们并不是在VHDL中立即发生的数据对象。因此，正确答案是B:信号。'
A:ROM可编程 B:PAL可编程 C:与或阵列可编程； D:查找表（LUT）
AI参考:正确答案是D：查找表（LUT）。FPGA的可编程基本结构是基于查找表（LUT）。查找表（Look-Up-Table，LUT）是一种存储结构，用于实现逻辑功能。它通常由查找矩阵和可编程的逻辑单元组成。查找矩阵用于将输入信号映射到查找表中的某个地址，可编程的逻辑单元则根据该地址中的内容实现相应的逻辑功能。因此，LUT是FPGA的基本可编程结构。其他选项中，ROM（只读存储器）和PAL（可编程阵列逻辑）都是特定的硬件结构，不是FPGA的基本可编程结构。与或阵列虽然具有一定的可编程性，但并不是FPGA的基本结构。因此，答案为D。'
A:idata <= X”AB” B:idata <= b”0000_1111” C:idata <= “00001111”; D:idata <= B”21”
A:= B::= C:<=
AI参考:答案：B::=。根据题目描述，信号的赋值符是“::=”，而不是“=”、“<=”等其他选项。因此，正确答案是B::=。'
A:器件的综合约束 B:器件外部特性与内部功能 C:器件外部特性 D:器件的内部功能
AI参考:正确选项是【B:器件外部特性与内部功能】。在描述一个设计实体的两大基本结构——实体与结构体中，实体通常用于描述器件的外部特性和内部功能。因此，选项B“器件外部特性与内部功能”是正确的答案。选项A“器件的综合约束”通常用于描述设计中的约束条件，与实体结构关系不大；选项C“器件外部特性”过于狭窄，仅描述了外部特性，而忽略了内部功能；选项D“器件的内部功能”虽然描述了内部功能，但没有考虑到外部特性。'
A:THEN B:AND C:OR D:IF
A:通用阵列逻辑 B:可编程阵列逻辑 C:可编程逻辑阵列 D:通用逻辑阵列。
A:硬件描述语言 B:高级设计语言 C:美元崇拜者 D:硬件开发语言
A:INTEGER B:STD_LOGIC C:BIT D:STD_LOGIC_VECTOR
A: B: C:
AI参考:正确答案是C:CASE语句的使用，必须包含明确的条件和对应的执行动作，如CASE WHEN <条件> THEN <动作>。A、B选项中的CASE语句不符合语法规范，故错误。因此，答案为C。'
A:状态位直接输出型编码 B:格雷编码 C:一位热码编码 D:顺序编码
AI参考:正确选项是【状态位直接输出型编码】。状态位直接输出型编码方式具有输出速度快、难以有效控制非法状态出现的特点。这种编码方式将每个状态直接映射为一个二进制位，通过直接输出这些状态位来表达状态，因此具有较高的输出速度。同时，由于每个状态位都是唯一的，不容易出现非法状态。因此，这种编码方式在某些需要快速状态切换的场合具有优势。格雷编码、一位热码编码和顺序编码虽然也具有一定的特点，但与状态位直接输出型编码相比，其输出速度和非法状态控制方面可能存在一定的问题。'
A:对 B:错
A:错 B:对
AI参考:答案是B：对。在VHDL中，可以同时执行的VHDL语句包含顺序语句。顺序语句包括等待语句和赋值语句等，它们按照顺序依次执行。因此，这个说法是正确的。'
A:对 B:错
A:错 B:对
A:对 B:错
AI参考:正确答案是A：对。PROM、PAL和GAL都属于简单PLD器件，因此本题答案为A。'
A:错 B:对
AI参考:答案：B:对。根据题目描述，语句“type wr is (wr0,wr1,wr2,wr3,wr4,wr5);”定义了一个名为wr的状态变量，该变量是一个数组类型，包含了多个元素。由于该变量是一个数组类型，可以直接对wr进行赋值操作。因此，选项B是正确的。选项A是错误的，因为题目中没有提到wr是一个数组类型，而选项A的描述与题目不符。'
A:错 B:对
AI参考:答案是B：对。在VHDL中，设计文件的主文件名部分必须与结构体名一致。这意味着主文件名应该与设计的实体或结构体的名称相匹配。这是VHDL编程规则的一部分，以确保代码的清晰和一致性。'
A:对 B:错
A:错 B:对
AI参考:答案是B：对。在进程语句中，确实需要在process语句后面列出敏感信号。敏感信号是用来指示当某个信号发生变化时，进程应该执行的动作。因此，选项B是正确的。"
A:对 B:错
AI参考:答案是B:错。单进程状态机和多进程状态机在可靠性方面存在差异。单进程状态机是在单个进程中运行的，如果出现异常情况，整个进程可能会崩溃，导致状态机无法继续执行。而多进程状态机是将状态机拆分成多个独立的进程，每个进程之间相互独立，即使某个进程出现异常，也不会影响其他进程的正常运行。因此，多进程状态机的可靠性更高。所以，单进程状态机和多进程状态机在可靠性方面存在差异，不能认为它们的可靠性相同。'
A:错 B:对
AI参考:正确答案是B：对。EDA工具是采用计算机软件在集成电路开发流程中起到了重要的作用，尤其是采用新的高速CAD工具以简化设计的工具更可以帮助硬件工程师优化设计的集成电路系统，加速研发的周期并节约成本。所以这个表述是正确的。'
A:对 B:错
AI参考:答案：B：错。解释：std_logic类型的变量只能存储逻辑0或逻辑1，不能直接赋值0。因此，该表达式是错误的。正确的赋值方式应该是使用逻辑运算符（如NOT或AND）将逻辑0转换为逻辑1后再赋值给std_logic类型的变量。'
A:错 B:对
AI参考:答案是B：对。安全状态机并非不会出现非法状态，而是能够通过合理设计，在非法状态出现时能够回到合法状态。安全状态机的设计需要考虑到各种可能出现的情况，包括非法状态的出现和恢复。通过合理的设计，安全状态机可以在出现非法状态时能够自动回到合法状态，从而保证系统的安全性和稳定性。'
A:错 B:对
A:错 B:对
AI参考:答案：对。FPGA（现场可编程门阵列）和PLD（可编程逻辑器件）都是大规模可编程逻辑器件，它们是可编程逻辑器件领域的两大主流产品。'
A:错 B:对
AI参考:答案：A:错。VHDL设计文件的主文件名是有规定的，通常采用以.vhd为后缀的文件名，如entity_name.vhd等。不能随便取。'
A:错 B:对
AI参考:答案是B：对。VHDL设计文件的后缀通常是.vhd或.vhdl。因此，这个判断题是正确的，VHDL设计文件的后缀是.vhd。'
A:对 B:错
A:对 B:错
AI参考:答案：B：错。综合器是VHDL代码到物理硬件的转换工具，而PLD器件是可编程逻辑器件，是实现综合的一种硬件工具，但综合器并不等同于PLD器件。因此，综合器不是完成VHDL综合使用的PLD器件。'
A:对 B:错
AI参考:答案是B：错。在设计安全状态机时，通常应该使用单进程描述，而不是多进程描述。多进程描述可能会增加系统的复杂性，并可能导致更多的错误和漏洞。单进程描述通常更简单、更易于理解和维护。当然，这并不是绝对的，具体的设计选择应该根据实际情况和需求来决定。'
A:信号在结构体(architecture)内，进程(process)外定义；而变量在进程内定义。换句话说，信号的“有效域”为整个结构体，可在不同进程间传递数值；变量的有效域只是定义该变量的进程，不能为多个进程所用 B:赋值过程不相同。在进程中，变量赋值语句一旦被执行，目标变量立即被赋予新值，在执行下一条语句时，该变量的值为上一句新赋的值；而信号的赋值语句即使被执行也不会立即发生代入，下一条语句执行时，仍使用原来的信号值(信号是在进程挂起时才发生代入的）. C:声明方式与赋值符号不同，变量声明为Variable,赋值符号为“：=”，而信号声明为Signal,代入语句采用“〈=”代入符。
AI参考:选项A、B、C的描述都是正确的。以下是详细解释：A. 信号和变量的有效域不同。信号在结构体内（architecture）定义，通常在进程外。信号的有效域为整个结构体，可以在不同进程间传递数值。变量的有效域只是定义该变量的进程，不能为多个进程所用。B. 赋值过程不同。在进程中，变量赋值语句一旦执行，目标变量立即被赋予新值。但需要注意的是，这里所描述的是全局变量和全局状态的处理方式，与本地变量或信号处理中的信号赋值不完全一样。信号的赋值语句即使被执行也不会立即发生代入，而下一条语句执行时，仍使用原来的信号值。C. 声明方式与赋值符号不同。变量声明为Variable，赋值符号为“：=”。信号声明为Signal，代入语句采用“〈=”代入符。这个描述是正确的。所以，以上三个选项的描述都是正确的。'
A:函数重下载 B:函数重调用 C:函数的初始定义 D:函数重定义
AI参考:正确选项是：A:函数重下载函数重载是指在同一作用域内，可以定义多个名称相同但参数列表不同的函数，从而完成相同或相似功能的实现。它不是函数的调用，也不是函数的初始定义或重定义。因此，选项B、C、D都是不正确的描述。只有选项A“函数重下载”是对函数重载的正确描述。'
A:原理图输入设计方法不适合进行层次化设计 B:原理图输入设计方法一般是一种自底向上的设计方法 C:原理图输入设计方法无法对电路进行功能描述 D:原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计
A:整数(INTEGER)数据类型、 B:位(BIT)数据类型、 C:位矢量(BIT_VECTOR)数据类型 D:布尔(BOOLEAN)数据类型、 E:字符(CHARACTER)数据类型 F:实数(REAL)数据类型
AI参考:正确选项是：A:整数(INTEGER)数据类型；B:位(BIT)数据类型；C:位矢量(BIT_VECTOR)数据类型；D:布尔(BOOLEAN)数据类型。VHDL预定义的数据类型包括整数(INTEGER)、位(BIT)、位矢量(BIT_VECTOR)、布尔(BOOLEAN)等。其中，整数和位是基本的数据类型，用于表示数值和二进制位；位矢量是位和整数之间的映射，用于表示多位的数值；布尔是逻辑值，只有两个可能的状态值，用于表示逻辑状态。而字符(CHARACTER)和实数(REAL)则是其他语言中的数据类型，不是VHDL预定义的数据类型。因此，选项ABCD是正确的。'
A:WORK B:IEEE C:STANDARD
温馨提示支付 ￥1.35 元后可查看付费内容,请先翻页预览!
