- 进程语句本身是并行语句，但其内部是顺序执行的。
- WAIT FOR 20ns 也能进行综合。
- VHDL语言是一种类型特性很强的语言，要求操作对象和操作数的数据类型必须一致，不能将不同类型的信号连接起来。
- 布尔类型只能进行关系运算，不能进行算术运算。
- 信号是个全局量，其赋值是立即生效的。
- 变量能用于VHDL内部程序间的信号传递。
- 在VHDL中使用的库都必须声明。
- INOUT是双向信号，在表达式的右边使用时信号来自外部。
- 断电后CPLD中的数据会丢失。
- PAL和GAL器件需要使用专门的编程器编程。
- VHDL中并行信号赋值语句有以下哪几种？
- VHDL语言的数据对象有以下哪些？
- VHDL中有以下那几个错误等级类型用来表示系统的状态？
- 一个完整的VHDL程序包含以下那几个部分？
- VHDL语言中端口的描述有以下几种模式？
- VHDL中常用的库有？
- VHDL中的子程序包含以下哪些语句？
- 状态机描述语句一般包含以下哪几个部分？
- 常用的顺序语句有？
- 简单的可编程逻辑器件有？
- signal a,b:bit; signal y:bit_vector(1 downto 0);下面正确的表达式是？
- 常量的正确表达格式是？
- 以下 语句不是顺序局。
- 在下面程序结构______中执行的语句是并行语句？
- 有优先级关系的语句是？
- 布尔表达式Y=AB+C的正确表达式是？
- a的初值为0；执行语句a<=a+1;a<=a+1; a<=a+1;后，a的值为？
- signal a:bit; signal b:bit_vector(1 downto 0);下面正确的表达式是？
- 能在进程之间传递信息的数据对象是？
- 变量不能使用的程序结构部分是？
- VHDL语言优先级最高的运算符是?
- TYPE week IS（sun，mon，tue，wed，thr，fri，sat）； week的数据类型是?
- STD_LOGIC_1164程序包的正确声明方法是?
- Q0为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是?
- 能反馈输出信号至内部的端口模式是?
- VHDL语言端口模式中不允许内部引用该端口信号的是？
- 下面哪种VHDL库使用时不需声明？
- VHDL语言程序结构中必不可少的部分是?
- 可以多次编程的器件是？
- 可编程逻辑器件PLD的基本结构形式是？
- 下列A/D转换器速度最慢的是（ ）。
- 8位逐次逼近型A/D转换器，如所加时钟频率为200 kHZ，则完成1次转换需要的时间为（ ）。
- 10位倒T型电阻网络DAC的电阻网络中，电阻取值有（ ）种。
- 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。
- 8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V，若只有最低位为高电平，则输出电压为（ ）。若输入为10001000，则输出电压为（ ）。
- A/D转换的一般步骤包括（ ）、（ ）、（ ）和（ ）。
- 在位数不同的D/A转换器中，分辨率最高的是（ ）。
- 为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率fim的关系是fs（ ）fim。
- D/A转换器的位数越多，转换精度越高。
- D/A转换器的最大输出电压的绝对值可达到基准电压VREF。
- 在相同的基准电压下，D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。
- 一个无符号10位数字输入的DAC，其输出电平的级数为（ ）。
- D/A转换器产生转换误差的原因有（ ）。
- 脉冲整形电路有（ ）。
- 多谐振荡器的输出信号的周期与阻容元件的参数成正比。
- 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。
- 施密特触发器的正向阈值电压VT+一定大于负向阈值电压VT-。
- 施密特触发器可用于将三角波变换成正弦波。
- 单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。
- 555定时器的TH端、TR端的电平分别小于2VDD/3和VDD/3时定时器的输出状态是（ ）。
- 555定时器的2脚、6脚接在一起构成（ ）。
- 以下各电路中，可以产生脉冲用于定时的是（ ）。
- 用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（ ）。
- 石英晶体多谐振荡器的最突的出优点是（ ）。
- 一个由555定时器构成的单稳态触发器的正脉冲宽度为（ ）。
- 单稳态触发器有（ ）。
- 只有暂稳态的电路是（ ）。
- 环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。
- 环形计数器如果不作自启动修改，则总有孤立状态存在。
- 同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
- 由两片74LS161芯片构成29进制加法计数器，两片计数器芯片的连接方式有（ ）。
- 下面几项属于时序逻辑电路的是（ ）。
- 移位寄存器的逻辑功能包括（ ）。
- 五个D触发器构成环形计数器，其计数长度为（ ）。
- 欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ ）级触发器。
- 4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为（ ）。
- 把一个五进制计数器与一个四进制计数器串联可得到（ ）进制计数器。
- n位扭环形计数器中，无效状态的个数为（ ）。
- 一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（ ）。
- N个触发器可以构成最大计数长度（进制数）为（ ）的计数器。
- 要构成七进制计数器，（ ）。
- 一个4位串行数据输入的移位寄存器，时钟脉冲频率为1kHz，完成转换4位并行数据输出的时间为（ ）。
- Mealy型时序逻辑电路的输出是（ ）。
- 一般情况下，时序逻辑电路在结构上包含（ ）。
- 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ ）
- 触发器的输出包含两个暂稳态。
- JK触发器初始状态Q=1，欲使JK触发器次态按Q*=1工作，可使JK触发器的输入端（ ）。
- 下列触发器中，没有约束条件的是（ ）。
- JK触发器（ ）。
- 能够存储二值信息的器件有（ ）。
- 寻址容量为16K×8的RAM需要（ ）根地址线。
- 某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（ ）。
- 对于T触发器，当T=( )时，触发器处于保持状态。
- 对于D触发器，若CP脉冲到来前所加的激励信号D＝１，可以使触发器的状态（ ）。
- JK触发器处于翻转状态时，输入信号的条件是（ ）。
- 下列哪一种触发器容易产生“直通”问题？（ ）
- 使触发器的状态变化分两步完成的触发方式是（ ）。
- 当与非门构成的基本SR锁存器处于置0状态时，其输入信号S、R取值应为（ ）。
- 触发器是一种（ ）。
- 组合逻辑电路由逻辑门和触发器构成。
- 串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。
- 能实现两个1位二进数和来自低位的进位相加的电路叫全加器。
- 组合逻辑电路中的竞争-冒险是由于（ ）引起的。
- 设计一个裁判表决电路。裁判组由三人组成，分别为：主裁判A，副裁判B和副裁判C。判定比赛的规则如下：只有当两个或两个以上裁判支持，并且其中有一个是主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决结果Y为1表示有效，Y为0表示无效。下列表达式中能实现改电路功能的是（ ）。
- 用4选1数据选择器不能实现3变量的逻辑函数。
- 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
- 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
- 消除组合逻辑电路“竞争-冒险”的方法有（ ）。
- 一个八选一的数据选择器，（ ）数据输入端。
- 在下列选项中，不是组合电路的有（ ）。
- 当编码器 74HC148 的输入端 I1’ 、 I5’ 、 I6’ 、 I7’ 为低电平，其余输入端为高电平时，则输出的编码信号为（ ）。
- 一个译码器若有100个译码输出端，则译码输入端有（ ）个。
- CMOS门电路可以把输出端并联使用以实现“线与”逻辑。
- TTL与非门输入端接+5V时，逻辑上属于输入“1”。
- CMOS 电路比 TTL 电路功耗大。
- 对于TTL与非门，只要有一个输入为低电平，输出即为高电平，所以对与非门多余输入端的处理不能接低电平。
- CMOS "OD门" 的输出端可连接在一起实现“线与”。
- 或非门的多余输入端不能接高电平。
- 基本型的TTL门电路输出端不允许相互并联，否则将损坏器件。
- CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ）。
- 三极管作为开关使用时，要提高开关速度，可（ ）。
- 以下电路中可以实现“线与”功能的有（ ）。
- 对于TTL与非门，其闲置输入端的处理，可以（ ）。
- TTL电路是( )的集成电路。
- CMOS逻辑电路是以( )为基础的集成电路。
- 能实现总线连接方式的门为（ ）。
- OC门在使用时须在( )之间接一电阻。
- 逻辑表达式Y=AB可以用（ ）直接实现。
- 对逻辑函数Y=A + B+ C+B 利用代入规则，令A=BC代入，得Y= BC + B+ C+B = C+B 成立。
- 已知逻辑函数A+B=A+C，AB=AC，则B=C
- “同或”逻辑功能是两个输入变量A、B相同时，输出为1；A、B不同时，输出为0。
- L等于A和B的异或，其表达式是L=A+B
- 与逻辑是至少一个条件具备事件就发生的逻辑。
- 8421BCD码是二--十进制码。
- 在何种输入情况下（ ），“或非”运算的结果是逻辑0。
- 求一个逻辑函数F的对偶式，可将F中的( )。
- F=AB'+BD+CDE+A'D=
- 逻辑函数的表示方法中具有唯一性的是（ ）。
- 逻辑变量的取值１和０可以表示（ ）。
- F=ABCD'+ABD+BCD'+ABC+BD+BC' 化简为最简与或式（ ）。
- 在同一逻辑函数式中，下标号相同的最小项和最大项是（ ）关系。
- 在函数L（A，B，C，D）=AB+CD的真值表中，L=1的状态有（ ）。
- 利用卡诺图化简逻辑函数时,8个相邻的最小项可消去（ ）个变量。
- 已知两输入逻辑变量AB和输出结果Y的真值表如下表，则AB的逻辑关系为（ ）。 ABY000011101110
- 下面的卡诺图化简，应画（ ）个包围圈。
- 利用约束项化简逻辑函数时，约束项应看成( )。
- 以下几种编码中，可靠性编码是（ ）。
- 常用的BCD码有（ ）。
- 矩形脉冲信号的参数有（ ）。
- 在一个8位的存储单元中，能够存储的最大无符号整数是（ ）。
- 与十进制数（53.5）10等值的数或代码为（ ）。
- 以下代码中为恒权码的为（ ）。
- 与八进制数(47.3)8等值的数为（ ）。
- 与模拟电路相比，数字电路主要的优点有（ ）。
- 有符号二进制数-89的补码为（ ）。
- 二进制数+1011的反码为（ ）。
- 十进制数43可转换为（ ）8421BCD码。
- 一位十六进制数可以用（ ）位二进制数来表示。
答案:对
答案:错
答案:对
答案:对
答案:错
答案:错
答案:错
答案:对
答案:错
答案:对
答案:条件信号赋值语句###选择信号赋值语句###简单信号赋值语句
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
