在下列逻辑电路中，不是组合逻辑电路的有 。 A:编码器 B:译码器 C:寄存器 D:全加器 答案：关注公众号【题涯答案】免费查看 一只四输入端或非门，使其输出为1的输入变量取值组合有 种。 A:7 B:1 C:8 D:15 答案：关注公众号【题涯答案】免费查看
判断图题所示电路为何种计数器 。
异步二进制加法
B:同步二进制减法
C:异步二进制减法
D:同步二进制加法
答案：关注公众号【题涯答案】免费查看8线－3线优先编码器74LS148接通电源后，其选通输出端输出低电平，则其原因可能是： 。
A: B:
扩展端 
没有接高电平
无有效编码输入
D:电源有问题
答案：关注公众号【题涯答案】免费查看 能把2 kHz 正弦波转换成 2 kHz 矩形波的电路是 。 A:施密特触发器 B:二进制计数器 C:多谐振荡器 D:单稳态触发器 答案：关注公众号【题涯答案】免费查看当集成维持－阻塞正边沿D型触发器的异步置0、置1端分别 
为时，触发器的状态 。
与CP和D有关
B:为0
C:为1
D:只与D有关
答案：关注公众号【题涯答案】免费查看下图为74LS161和7485组成的计数分频电路，则该计数器的模值为 。
7
B:8
C:6
D:5
答案：关注公众号【题涯答案】免费查看逻辑函数
的反函数
= 。
B:
C:
D:
答案：关注公众号【题涯答案】免费查看
图题分别为四个逻辑电路的状态转移图，其中不具备自启动特性的是 。
A:
B:
D:
答案：关注公众号【题涯答案】免费查看
八路数据分配器，其地址输入端有 个。
A:8
B:1
C:3
D:2
答案：关注公众号【题涯答案】免费查看 欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。 A:4 B:3 C:2 D:8 答案：关注公众号【题涯答案】免费查看计算机的内存属于（ ）。
A:DRAM B:SDRAM C:EPROM D:E2PROM 答案：关注公众号【题涯答案】免费查看函数
的对偶式是
。
B:
C:
D:
答案：关注公众号【题涯答案】免费查看 要将方波脉冲的周期扩展10倍，可采用 。 A:10级施密特触发器 B:10位D/A转换器 C:10位二进制计数器 D:十进制计数器 答案：关注公众号【题涯答案】免费查看
N个触发器可以构成最大计数长度（进制数）为 的计数器。
A:
2N
C:N
D:N2
答案：关注公众号【题涯答案】免费查看判断图题所示电路为 计数器。
异步二进制减法
B:同步二进制减法
C:同步二进制加法
D:异步二进制加法
答案：关注公众号【题涯答案】免费查看函数F(A,B,C)=AB+BC+AC的最小项表达式为 。
A:(A,B,C)=∑m（3，5，6，7）
B:F(A,B,C)=∑m（0，2，4）
C:F(A,B,C)=∑m（0，2，3，4）
D:F(A,B,C)=∑m（2，4，6，7）
答案：关注公众号【题涯答案】免费查看 构成模值为256的二进制计数器，需要 级触发器 。 A:2 B:128 C:8 D:256 答案：关注公众号【题涯答案】免费查看判断图题所示电路为 。
左移位寄存器
B:并行输入数码寄存器
C:串并行输入移位数码寄存器
D:右移位寄存器
答案：关注公众号【题涯答案】免费查看 下列几种TTL电路中，输出端可实现线与功能的电路是 。 A:与非门 B:或非门 C:OC门 D:异或门 答案：关注公众号【题涯答案】免费查看已知74LS138译码器的输入三个使能端（
）时，地址码A2A1A0=011，则输出 Y7 ～Y0是 。
11111111
B:10111111
C:11110111
D:11111101
答案：关注公众号【题涯答案】免费查看 由3级触发器构成的环形和扭环形计数器的计数模值依次为 。 A:3和6 B:8和8 C:6和3 D:6和8 答案：关注公众号【题涯答案】免费查看判断图题所示电路为 ：
左移位寄存器
B:双向位寄存器
C:数码寄存器
D:右移位寄存器
答案：关注公众号【题涯答案】免费查看 主从JK型触发器是 。 A:在CP下降沿输出信号 B:在CP＝1的稳态下输出信号 C:输出与CP无关的 D:在CP上升沿输出信号 答案：关注公众号【题涯答案】免费查看 一个右移的移位寄存器，当预先置入1011后，其串行输入端固定接0，在4个移位脉冲作用后，四位数据的移位过程为（前面为高位） A:1011-1010-0100-1000-0000 B:1011-0101-0010-0001-0000 C:1011-1100-1000-0000-0000 D:1011-0110-1100-1000-0000 答案：关注公众号【题涯答案】免费查看函数
的对偶式是
。
B:
D:
答案：关注公众号【题涯答案】免费查看 异步计数器设计时，比同步计数器设计多增加的设计步骤是 。 A:求驱动方程 B:求时钟方程 C:画原始状态转换图 D:进行状态编码 答案：关注公众号【题涯答案】免费查看
下图所示电路的逻辑功能描述正确的是 （设各触发器初态为0）。
每来4个时钟脉冲L亮一次，即模4计数器电路，且有自启动能力。
B:每来5个时钟脉冲L亮一次，即模5计数器电路，且有自启动能力。
C:每来7个时钟脉冲L亮一次，即模7计数器电路，但无法自启动。
D:每来6个时钟脉冲L亮一次，即模6计数器电路，但无法自启动。
答案：关注公众号【题涯答案】免费查看对于D触发器，欲使Qn+1=Qn，应使输入D= 。
A:0
B:1
C:Qn D:
答案：关注公众号【题涯答案】免费查看
为产生一个定时脉冲，应采用( )。
A:多谐振荡器 B:施密特触发器 C:双稳态触发器 D:单稳态触发器 答案：关注公众号【题涯答案】免费查看一个触发器可记录一位二进制代码，它有 个稳态。
A:3
B:1
C:4
D:2
答案：关注公众号【题涯答案】免费查看施密特触发器的输出信号和输入信号的关系为 ( ) 。
A:没有逻辑关系 B:其余选项都不对 C:不是逻辑非关系 D:是逻辑非关系 答案：关注公众号【题涯答案】免费查看判断图题所示电路为何种计数器 。
同步二进制加法
B:异步二进制减法
C:异步二进制加法
D:同步二进制减法
答案：关注公众号【题涯答案】免费查看某组合逻辑电路的输入波形A、B、C及输出波形Y1、Y2、Y3、Y4如下图所示, 若用3线－8线译码器74LS138实现该逻辑电路，下列电路中正确的是： 。
B:
C:
D:
答案：关注公众号【题涯答案】免费查看
已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，则输出F的最简“与或”逻辑函数表达式是： 。
B:
C:
D:
答案：关注公众号【题涯答案】免费查看
多谐振荡器可产生 。
A:矩形脉冲
B:锯齿波
C:三角波
D:正弦波
答案：关注公众号【题涯答案】免费查看
若图题中为TTL门微分型单稳态触发器，对R1和R的选择应使稳态时： 。
门G1、G2都导通（低电平输出）
B:G1导通，G2截止
C:G1、G2都截止
D:G1截止，G2导通
答案：关注公众号【题涯答案】免费查看已知一个3输入端的门电路，若输入信号A、B、C与输出信号Y的波形图如下图所示，则该门电路实现的逻辑功能为： 。
或
B:或非
C:与
D:与非
答案：关注公众号【题涯答案】免费查看四个触发器组成的环形计数器，最多有几个有效状态
A:4
B:8
C:16
D:6
答案：关注公众号【题涯答案】免费查看下列 器件任何时刻只允许有1个有效信号到达输入端。
A:序列信号发生器
B:译码器
C:普通编码器
D:超前进位加法器
答案：关注公众号【题涯答案】免费查看 N个触发器可以构成最大计数长度（进制数）为 的计数器。 A:N2 B:2N C:2N D:N 答案：关注公众号【题涯答案】免费查看将二进数A=1011和B=1100作为74HC85的输入，则 数据输出端为1。
A:I（A>B）
B:F（A>B）
C:F（A<B ）
D:F（A=B）
答案：关注公众号【题涯答案】免费查看下面逻辑图实现的逻辑关系是 。
或非
B:同或
C:与非
D:异或
答案：关注公众号【题涯答案】免费查看一个数据选择器的地址输入端有3个时，最多可以有 个数据信号输入。
A:16
B:6
C:4
D:8
答案：关注公众号【题涯答案】免费查看若将一TTL异或门（输入端为A、B）当作反相器使用，则A、B端应 连接。
A:A或B中有一个接1或悬空
B:A或B中有一个接0
C:A和B并联使用
D:其余项均不能实现
答案：关注公众号【题涯答案】免费查看 对CMOS与非门电路，其多余输入端正确的处理方法是 。 A:通过小电阻接地（<1kΩ） B:通过电阻接VCC C:悬空 D:通过大电阻接地（>1.5kΩ） 答案：关注公众号【题涯答案】免费查看如图所示CMOS电路，其逻辑功能是 。
异或门
B:或非门
C:与非门
D:与门
答案：关注公众号【题涯答案】免费查看 石英晶体多谐振荡器的突出优点是 。 A:输出波形边沿陡峭 B:电路简单 C:速度高 D:振荡频率稳定 答案：关注公众号【题涯答案】免费查看 把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A:9 B:4 C:20 D:5 答案：关注公众号【题涯答案】免费查看 为把50Hz正弦波变换为周期性矩形波，应选用 。 A:T触发器 B:多谐振荡器 C:单稳态触发器 D:施密特触发器 答案：关注公众号【题涯答案】免费查看用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为 。
A:10V
B:3.33V
C:6.66V
D:5V
答案：关注公众号【题涯答案】免费查看图题所示74HC161计数器电路的模是 。
7
B:8
C:10
D:9
答案：关注公众号【题涯答案】免费查看