第九章 可编程逻辑器件和硬件描述语言：介绍可编程逻辑器件；讲解硬件描述语言Verilog HDL的语法；用Verilog HDL描述组合逻辑电路；用Verilog HDL 描述时序逻辑电路。9.1可编程逻辑器件:介绍可编程逻辑器件（PLD），以及PLD中门电路的惯用表示法。[单选题]可编程逻辑器件的基本特征在于： 选项:[集成度高, 可靠性好, 通用性强, 其逻辑功能可以由用户编程设定]
9.2硬件描述语言:介绍硬件描述语言Verilog HDL，基本程序结构、行为描述方式和结构描述方式、硬件描述语言的语法。
9.3用硬件描述语言描述组合逻辑电路:讲解用Verilog HDL描述组合逻辑电路，分别用Verilog HDL的结构描述方式和行为描述方式，对4位加法器进行描述。
9.4用硬件描述语言描述时序逻辑电路:讲解用Verilog HDL 描述时序逻辑电路，具体实例为：具有同步清零端reset的正边沿触发的D触发器，具有异步清零端的上升沿触发的T触发器，以及设计一个带有进位输出的十三进制计数器。
[单选题]硬件描述语言的本质是选项:[执行软件程序, 不确定, 进行硬件连接，执行硬件操作, 是一种新的软件程序]
[单选题]PLD的基本特征是它的逻辑功能可以由用户通过对器件编程来设定。 选项:[对, 错]
[单选题]Verilog HDL中的行为描述方式是通过行为语句来描述电路要实现的功能，表示输入与输出间转换的行为，不涉及具体结构。 选项:[对, 错]
[单选题]Verilog HDL中的结构描述方式是将硬件电路描述成一个分级子模块相互联的结构，通过对组成电路的各个子模块间相互连接关系的描述来说明电路的组成。选项:[错, 对]
[单选题]线网型变量wire主要起信号间连接作用，用以构成信号的传递或者形成组合逻辑，可以直接理解为连线。 选项:[错, 对]
[单选题]寄存器类型reg型数据常用来表示时序控制always块内的指定信号，代表触发器。选项:[对, 错]
[单选题]连续赋值语句assign用于对wire型变量赋值，是描述组合逻辑最常用的方法之一。选项:[对, 错]
[单选题]过程说明语句always：always块包含一个或一个以上的语句，在运行的全过程中，在时钟控制下被反复执行。always块中被赋值的只能是寄存器reg型变量。 选项:[错, 对]
[单选题]Verilog HDL只能描述组合逻辑电路，不能描述时序逻辑电路。选项:[错, 对]
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
