黑龙江工程学院
- CPU的指令控制包括取指令、分析指令、执行指令
- 决定计算机精度的技术指标是机器字长。
- 补码一位乘BOOTH算法中，如果乘数最末两位的差为1，则在部分积上加[-x]补再右移一位。
- RISC一定采用流水技术。
- 使用三态门电路可以构成数据总线，它的输出电平有逻辑“1”、逻辑“0”和高阻（浮空）三种状态。
- 通道是具有特殊功能的处理器，可实现对I/O的统一管理。
- 在计算机系统中，所有的数据传送都必须由CPU控制实现。
- 指令周期包括取指周期和执行周期。
- 原码一位乘的符号位单独处理，用异或运算来实现。
- 通常情况下，一个微程序的周期对应一个指令周期（ ）
- 用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。
- 对于基值为2的浮点数，左规时，尾数每左移一位，阶码减一。
- 资源冲突可能引发流水线阻塞（ ）
- 超长指令字技术指把多条能并行操作的指令组合成一条具有多个操作码字段的超长指令。
- 存储单元以字节为单位进行编址，现采用存储数据的高字节对应存储器中的低地址编号的存放方式对数据“87654321H”进行从0地址开始存放，请回答2地址存放的数据是87H
- 32位无符号数表示的范围是0~232
- 取址数据流的最后一步是由CU控制PC+1送到PC中为取下一条指令做好准备
- 利用大规模集成电路技术将运算器和控制器做在一块基础电路芯片上，这样的芯片叫做单片机。
- 水平型微指令与垂直型微指令相比，前者一次只能完成一个基本操作（ ）
- CPU访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。
- RISC采用组合逻辑控制，CISC采用微程序控制。
- 四位操作码的指令，扩展操作码时，智能保留编码点为“1111”，保留其他的编码点不可以。
- DMA方式进行外设与主机交换信息时，不需要向主机发出中断请求
- 一个16K*32位的存储器，其地址线和数据线的总和是48。
- 将01010011逻辑左移一位的结果为00100110。
- 将补码1,0101001算术右移一位后，得到的结果是1,0010100。
- 指令操作码的长度可以是固定的，也可以是可变的。
- 所谓的n位的CPU，这里的n是指控制总线的线数（ ）
- 设待校验的数据为D8~D1=10101011，若采用海明校验，其海明码为( )(设海明码具有一位纠错能力，P13采用全校验);若采用CRC，且生成多项式为1011，则其CRC码为( )。（ ）
- 下列说法正确的是______。（ ）
- 若主存每个存储单元存放16位二进制代码，则_________。
- 若 x=103，y=-25，则下列表达式采用 8 位定点补码运算实现时，会发生溢出的是 。（ ）
- 某存储器容量为64KB,按字节编址，地址4000H - 5FFFH位ROM区，其余为RAM区。若 釆用8Kx4位的SRAM芯片进行设计，则需要该芯片的数量是（ ）。
- 磁盘的盘面上有很多半径不同的同心圆，这些同心圆称为_________。
- 下列这些叙述中______是正确的。
- 假定带符号整数采用补码表示，若 int 型变量 x 和 y 的机器数分别是FFFF FFDFH 和 0000 0041H ，则 x、y 的值以及 x - y 的机器数分别是 。（ ）
- 下列关于中断I/O方式和DMA方式比较的叙述中，错误的是( ).
- 对主存储器上信息的访问方式是______。
- 下列关于闪存（Flash Memory）的叙述中，错误的是（ ）
- 在采用寄存器间接寻址方式的指令中，操作数在______。
- 设置中断排队判优逻辑的目的是( )
- 某字长为 8 位的计算机中，已知整型变量 x、y 的机器数分别为[x]补=1 1110100，[y]补=10110000。若整型变量 z=2*x+y/2，则 z 的机器数为 （ ）
- 存储器分层体系结构中，存储器从速度最快到最慢的排列顺序是（ ）
- 在下列情况下，可能不发生中断请求的是( ).
- 假定 DRAM 芯片中存储阵列的行数为 r、列数为 c，对于一个 2K×1 位的 DRAM 芯片， 为保证其地址引脚数最少，并尽量减少刷新开销，则 r、c 的取值分别是 。（ ）
- 程序访问的局限性是使用______的依据。
- 在采用______对设备进行编址的情况下，不需要专门的I/O指令组。
- 在ROM存储器中必须有（ ）电路。
- 程序员编程所用的地址称为_________。
- 在采用偶校验编码时，一组数据位与校验位中共包含有______。
- 若寄存器内容为11111111，若它等于-1，则为( )。
- 虚拟存储器指的是________，它可给用户提供一个比实际________空间大得多的_______空间。
- 在中断周期中，由( )将允许中断触发器置0。（ ）
- 某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是 （ ）
- 系统总线中地址线的功能是______。
- 已知Cache的容量为8KB，内存的容量为2MB，每块16B，则在直接映像方式中，一个Cache块可以与______个内存块对应。
- 在单机系统中，三总线结构计算机的总线系统组成是( )
- 计算机操作的最小单位时间是______。
- 主存通过（ ）来识别信息是地址还是数据。
- CPU响应中断的时间是______。
A:对 B:错
答案:错
A:错 B:对
答案:对
A:对 B:错
答案:错
A:错 B:对
答案:对
A:对 B:错
答案:对
A:错 B:对
答案:对
A:对 B:错
答案:错
A:对 B:错
答案:对
A:错 B:对
答案:对
A:错 B:对
A:对 B:错
A:错 B:对
A:错 B:对
A:错 B:对
A:对 B:错
A:错 B:对
A:对 B:错
A:错 B:对
A:错 B:对
A:对 B:错
A:对 B:错
A:错 B:对
A:错 B:对
A:对 B:错
A:错 B:对
A:对 B:错
A:错 B:对
A:对 B:错
A:0 1010 0 101 1 1 11 B:10101010 1011 C:10101011 1010 D:0 1000 0 111 1 1 11
A:任何二进制小数都可以用十进制表示 B:任何二进制整数都可以用十进制表示 C:任何十进制小数都可以用二进制表示 D:任何十进制整数都可以用二进制表示
A:其地址线数与16有关 B:其地址线数与16无关 C:其数据线为16根 D:其地址线为16根
A:-x-y B:x-y C:x+y D:-x+y
A:7
B:8
C:16
D:14
A:磁片 B:扇区 C:磁道 D:磁柱
A:
指令就是微指令
微程序控制器比硬连线控制器更加灵活
微处理器的程序称为微程序
控制器产生的所有控制信号称为微指令
A:x = -33, y = 65, x-y 的机器数为 FFFF FF9DH B:x = -65, y = 41, x-y 的机器数为 FFFF FF96H C:x = -33, y = 65, x-y 的机器数为 FFFF FF9EH D:x = -65, y = 41, x -y 的机器数溢出
A:中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权 B:中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成 C:中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备 D:中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后
A:DMA B:DAM C:SAM D:RAM
A:存储元由MOS管组成，是一种半导体存储器 B:信息可读可写，并且读、写速度一样快 C:掉电后信息不丢失，是一种非易失性存储器 D:采用随机访问方式，可替代计算机外部存储器
A:通用寄存器中 B:指令中 C:外存中 D:内存中
A:产生中断源编码 B:使CPU能方便地转入中断服务子程序 C:使同时提出的请求中的优先级别最高者得到及时响应 D:提高中断响应速度
A:溢出 B:0 0100100 C:1 1000000 D:1 0101010
A:寄存器一主存一Cache-辅存 B:寄存器一Cache—辅存一主存 C:寄存器一主存一辅存一Cache D:寄存器一Cache—主存一辅存
A:机器出现故障 B:一条指令执行完毕 C:执行“软中断”指令 D:DMA操作结束
A:64、32 B:32、64 C:2048、 1 D:1、2048
A:进程 B:缓冲 C:cache D:虚拟内存
A:单独编址 B:其余都不对 C:统一编址
A:再生 B:地址译码 C:刷新 D:数据写入
A:逻辑地址 B:数据地址 C:真实地址 D:物理地址
A:偶数个“1”
B:奇数个“1”
C:偶数个“0”
D:奇数个“0”
A:移码 B:反码 C:补码 D:原码
A:主存-辅存层次，主存，虚拟地址 B:缓存-辅存层次，主存，物理地址 C:主存-辅存层次，主存，物理地址 D:缓存-主存层次，缓存，虚拟地址
A:关中断指令 B:中断服务程序 C:中断隐指令 D:开中断指令
A:32位 B:24位 C:26位 D:28位
A:用于选择进行信息传输的设备
B:用于选择主存单元地址
C:用于指定主存和I/O设备接口电路的地址
D:用于选择外存地址
A:128 B:64 C:256 D:1
A:DMA总线，主存总线和I/O总线 B:片内总线、系统总线和通信总线 C:ISA总线，VESA总线和PCI总线 D:数据总线、地址总线和控制总线
A:CPU周期 B:中断周期 C:时钟周期 D:指令周期
A:存储器数据寄存器（MDR) B:存储器地址寄存器（MAR) C:总线的类型 D:控制单元（CU)
A:间址周期结束 B:执行周期结束 C:中断源提出请求 D:取指周期结束
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
