电工与电子技术答案2023秋

第十章测试

1.触发器在时钟脉冲的高电平或低电平期间接收输入信号，这种接收信号的方式称为电平触发。（ ）
A:错 B:对
答案:B
2.对于JK触发器，若J=K，则可完成T触发器的逻辑功能。（ ）
A:错 B:对 3.假设JK触发器的现态Qn=0，要求Qn+1=0，则应使（ ）。
A:J=0，K=1
B:J=1，K=×
C:J=K =1
D:J=0，K=×
4.时序逻辑电路与组合逻辑电路的主要区别是（ ）。
A:时序电路没有记忆功能，组合电路有记忆功能
B:时序电路具有记忆功能，组合电路则没有记忆功能
C:不确定
D:时序电路只能计数，而组合电路只能寄存
5.触发器按其工作状态是否稳定可分为（ ）。
A:多谐振荡器器，单稳态触发器
B:RS触发器，JK触发器，D触发器，T触发器
C:主从型触发器，维持阻塞型触发器
D:双稳态触发器，单稳态触发器，无稳态触发器
6.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者（ ）。
A:输出只与内部状态有关
B:没有稳定状态
C:没有触发器
D:没有统一的时钟脉冲控制
7.

已知某计数器的输出为Q2Q1Q0，其时序波形如图所示，则该计数器是一个（ ）进制加法计数器的波形图。

A:8
B:5
C:9
D:6
8.

逻辑电路如图所示，A =“1”时，CP脉冲来到后D触发器（ ）。

 

A:置“1”
B:置“0”
C:计数
D:保持
9.下列触发器中没有约束条件的是（ ）。
A:主从RS触发器
B:基本RS触发器
C:边沿D触发器
D:钟控RS触发器
10.

由74LS161构成的计数器如图所示，可以判知该逻辑电路为（ ）计数器。 

A:11进制
B:12进制
C:13进制
D:14进制