第三章 组合逻辑的分析与设计:通过了解组合逻辑的定义及其标准形式,掌握从真值表中生成开关方程,学会多种化简方式(卡诺图、QM最小化方法、映射变量),应用编译码器、数字多路器、二进制比较器、算术逻辑部件、阵列乘法器、三态缓冲器来实现组合逻辑电路的应用。3.1组合逻辑的定义和特点:介绍组合逻辑的定义和特点,并以例题对组合逻辑电路的进行分析。
3.2卡诺图:卡诺图是逻辑函数的一种图形表示方法。通过卡诺图可以从图形上直观地找出相邻最小项,两个相邻最小项可以合并一个与项并消去一个变量。本节将学习卡诺图的填写及化简。
3.3MEV法:通过本节我们将学习MEV法(映射变量卡诺图)使用一个较小卡诺图来处理较大数目变量的化简。
3.4QM法:Quine-McClusky法是一种用于卡诺图,但更适用于计算机求解的布尔代数算法,将在本节学习QM法化简方法。
3.5逻辑电路的故障检测:这一节将学习用逻辑脉冲发生器和探头测出IC输入和输出端的内部开路故障;了解IC输入和输出端短路的影响;学习如何在PC板上测试外部故障;用示波器、逻辑脉冲发生器和探头解决一个简单的频率计数器的故障。
3.6数字系统应用(一):本节将围绕以下三个方面展开:如何使用与门和反相器解决系统中的定时问题;分析比较器的逻辑和系统运行过程;使用逻辑脉冲器和探测器解决比较器电路出现的逻辑问题。
3.7具有约束的逻辑函数的简化:化简具有约束的逻辑函数时,可以利用约束项获得更加简化的结果,本节将学习具有约束的逻辑函数的化简方法。
3.8混合逻辑组合电路:使用混合逻辑的目的就是在任何可能情况下都将一个圆圈输出同一个圆圈输入连接起来,这使得可以直接从逻辑图确定逻辑输出函数。在本节我们将详细学习混合组合电路及圆圈逻辑的转换。
3.9组合逻辑电路的设计方法及译码器:通过一个“二位二进制乘法器的逻辑电路”案例来掌握组合逻辑电路设计的一般方法;了解译码器的原理,分析译码器级联的应用。
3.10编码器、多路选择器及应用:在数字电路中,编码器能将一组变量的输入信号转变为二进制数码。本节通过介绍8-3线编码器来进一步理解编码以及优先编码器的工作原理,讲述8选1数据选择器以及集成数据选择器的级联。
3.11迭代设计及陈列乘法器:当每个单元具有相同的一组输入和输出时,可以采用迭代设计的方法来实现电路的快速设计。本节通过讲述由半加器和全加器实现4X4乘法器来熟悉迭代设计方法。
3.12二进制比较器及三态缓存器:以设计二位二进制比较器为例,讲述组合逻辑电路的设计过程,简述了三态缓存器原理,介绍三态缓存器各种逻辑符号。
3.13组合电路中的竞争冒险:在组合逻辑电路中,当输入信号状态改变时,输出端可能出现虚假信号,此现象叫做竞争冒险。通过本节学习将了解竞争冒险产生的原因及其消除方法。
3.14数字系统应用(二):以一个7段数码管为例,简述了用组合逻辑电路来设计8421BCD码转换成7段码的过程。
3.1组合逻辑的定义和特点:介绍组合逻辑的定义和特点,并以例题对组合逻辑电路的进行分析。
3.2卡诺图:卡诺图是逻辑函数的一种图形表示方法。通过卡诺图可以从图形上直观地找出相邻最小项,两个相邻最小项可以合并一个与项并消去一个变量。本节将学习卡诺图的填写及化简。
3.3MEV法:通过本节我们将学习MEV法(映射变量卡诺图)使用一个较小卡诺图来处理较大数目变量的化简。
3.4QM法:Quine-McClusky法是一种用于卡诺图,但更适用于计算机求解的布尔代数算法,将在本节学习QM法化简方法。
3.5逻辑电路的故障检测:这一节将学习用逻辑脉冲发生器和探头测出IC输入和输出端的内部开路故障;了解IC输入和输出端短路的影响;学习如何在PC板上测试外部故障;用示波器、逻辑脉冲发生器和探头解决一个简单的频率计数器的故障。
3.6数字系统应用(一):本节将围绕以下三个方面展开:如何使用与门和反相器解决系统中的定时问题;分析比较器的逻辑和系统运行过程;使用逻辑脉冲器和探测器解决比较器电路出现的逻辑问题。
3.7具有约束的逻辑函数的简化:化简具有约束的逻辑函数时,可以利用约束项获得更加简化的结果,本节将学习具有约束的逻辑函数的化简方法。
3.8混合逻辑组合电路:使用混合逻辑的目的就是在任何可能情况下都将一个圆圈输出同一个圆圈输入连接起来,这使得可以直接从逻辑图确定逻辑输出函数。在本节我们将详细学习混合组合电路及圆圈逻辑的转换。
3.9组合逻辑电路的设计方法及译码器:通过一个“二位二进制乘法器的逻辑电路”案例来掌握组合逻辑电路设计的一般方法;了解译码器的原理,分析译码器级联的应用。
3.10编码器、多路选择器及应用:在数字电路中,编码器能将一组变量的输入信号转变为二进制数码。本节通过介绍8-3线编码器来进一步理解编码以及优先编码器的工作原理,讲述8选1数据选择器以及集成数据选择器的级联。
3.11迭代设计及陈列乘法器:当每个单元具有相同的一组输入和输出时,可以采用迭代设计的方法来实现电路的快速设计。本节通过讲述由半加器和全加器实现4X4乘法器来熟悉迭代设计方法。
3.12二进制比较器及三态缓存器:以设计二位二进制比较器为例,讲述组合逻辑电路的设计过程,简述了三态缓存器原理,介绍三态缓存器各种逻辑符号。
3.13组合电路中的竞争冒险:在组合逻辑电路中,当输入信号状态改变时,输出端可能出现虚假信号,此现象叫做竞争冒险。通过本节学习将了解竞争冒险产生的原因及其消除方法。
3.14数字系统应用(二):以一个7段数码管为例,简述了用组合逻辑电路来设计8421BCD码转换成7段码的过程。
[多选题]下列表达式中不存在竞争冒险的有( )。选项:[Y=B’+AB
, Y=(A+B’)AD’
, Y=AB+B’C
, Y=ABC’+AB
]
[多选题]组合逻辑电路消除竞争冒险的方法有( )。选项:[在输出端接入滤波电容
, 后级加缓冲电路
, 修改逻辑设计
, 屏蔽输入信号的尖峰干扰
]
[判断题]用数据选择器可实现时序逻辑电路。( )选项:[对, 错]
[判断题]若在编码器中有50个编码对象,则要求输出二进制代码位数为8位。 ( )选项:[对, 错]
[判断题]半导体数码显示器的内部接法有两种形式:共阴极接法和共阳极接法。( )选项:[错, 对]
[判断题]若在编码器中有50个编码对象,则要求输出二进制代码位数为8位。 ( )选项:[错, 对]
[判断题]半导体数码显示器的内部接法有两种形式:共阴极接法和共阳极接法。( )选项:[对, 错]
[多选题]下列表达式中不存在竞争冒险的有( )。选项:[Y=AB+B’C
, Y=ABC’+AB
, Y=B’+AB
, Y=(A+B’)AD’
]
[多选题]组合逻辑电路消除竞争冒险的方法有( )。选项:[在输出端接入滤波电容
, 修改逻辑设计
, 后级加缓冲电路
, 屏蔽输入信号的尖峰干扰
]
[判断题]用数据选择器可实现时序逻辑电路。( )选项:[对, 错]

温馨提示支付 ¥1.00 元后可查看付费内容,请先翻页预览!
点赞(0) dxwkbang
返回
顶部