数字逻辑与数字系统章节测试课后答案2024秋

第四章单元测试

1. 在verilog语言中整型数据与（ ）位寄存器数据在实际意义上是相同的。（ ）

A:32 B:64 C:8 D:16
答案:32

2. 如图所示为某计数器的电路图，由此可判定该计数器为（ ）。

A:39进制计数器 B:229进制计数器 C:228进制计数器 D:40进制计数器
答案:40进制计数器

3. 四位移位寄存器，现态Q₀Q₁Q₂Q₃为0110，经右移1位后其次态为（ ）。

A:0011或1011 B:0011 C:1100或1101 D:1011
答案:0011或1011

4. 某基于74LS194的电路如图所示，在RD端输入一个负脉冲复位后开始工作，若某一时刻的现态Q₀Q₁Q₂Q₃为1000，则CP端再输入一个正脉冲后Q₀Q₁Q₂Q₃值为（ ）。

A:1100 B:0001 C:0100 D:1000
答案:1100

5. 用一片74LS161和少量基本逻辑门设计一个序列信号发生器，如果要产生的序列信号为00010110，则首先需要利用74LS161实现几进制计数器。（ ）

A:23 B:22 C:8 D:16
答案:8

6. 下列逻辑电路中为时序逻辑电路的是（ ）

A:数据选择器 B:寄存器 C:译码器 D:加法器
答案:寄存器

7. 仅具有"保持"和"翻转"功能的触发器是T触发器。（ ）

A:错 B:对
答案:对

8. 一个触发器可以存放一位二进制数，它具有记忆功能。（ ）

A:对 B:错
答案:对

9. 用数据选择器可实现时序逻辑电路。（ ）

A:错 B:对
答案:错

10. always 语句敏感信号有两种类型电平敏感型、边沿敏感型，不能混用。（ ）

A:对 B:错
答案:对

• «
• 1
• 2
• 3
• 4
• »