青岛大学
  1. 同步时序逻辑电路比异步时序逻辑电路用途更广。

  2. A:对 B:错
    答案:对
  3. Verilog HDL中,模块名不能以数字开头。

  4. A:错 B:对
    答案:对
  5. Verilog HDL中,case和end成对出现。

  6. A:对 B:错
    答案:错
  7. 所有触发器都是时序逻辑电路。

  8. A:对 B:错
    答案:对
  9. 通过计数器分频的方法,能从晶振得到任意频率信号。

  10. A:错 B:对
    答案:对
  11. 时序逻辑电路可以只有时钟信号,没有其他输入信号。

  12. A:错 B:对
    答案:对
  13. 模块例化属于结构描述。

  14. A:对 B:错
    答案:对
  15. Verilog HDL中,initial语句是不可综合语句。

  16. A:错 B:对
    答案:对
  17. Verilog HDL中,module和endmodule必须成对出现。

  18. A:错 B:对
    答案:对
  19. 普通 8-3 编码器的真值表中,8个信号输入有256种组合,但真值表没有穷举出 256 种可能性,这代表输入信号含有约束条件。

  20. A:对 B:错
  21. 状态机建模时,一开始并不知道有多少个状态。

  22. A:对 B:错
  23. 数码管动态显示例程中,任何时候只有一个数码管是亮的。

  24. A:错 B:对
  25. Verilog HDL中,描述三输入与门的代码是assign Y=A|B|C;

  26. A:对 B:错
  27. 同步时序逻辑电路比异步时序逻辑电路更可靠。

  28. A:对 B:错
  29. 独热码的缺点是占用位数多。

  30. A:对 B:错
  31. Verilog HDL中,4'b1010、4'o12、4'd10、4'ha表示同一个数。

  32. A:错 B:对
  33. 计算机系统内部都是用补码进行运算。

  34. A:对 B:错
  35. RS的触发器的R含义是RESET,S含义是SET,所以R和S不能同时有效。

  36. A:错 B:对
  37. 描述移位寄存器时,使用了阻塞赋值就一定会出错。

  38. A:错 B:对
  39. Verilog中的常数可以用2进制、8进制、10进制和16进制表示,没有明确表示时默认为10进制。

  40. A:对 B:错
  41. Verilog HDL代码:input [3:0] A,B;则?

  42. A:A是1位变量 B:B是4位变量 C:B是1位变量 D:A是4位变量
  43. Verilog HDL中,关于#2 rst=1;说法正确的是?

  44. A:这是可综合语句 B:代码只能仿真使用 C:代码可以烧写到可编程逻辑器件 D:这是不可综合语句
  45. Verilog HDL代码:assign {CO,S} = A+B;四个变量均为1位,如果A=1,B=1,则?

  46. A:S=1 B:S=0 C:CO=1 D:CO=0
  47. 无关项在卡诺图中的取值0或1的原则是?

  48. A:能够帮助卡诺图中其他项化简时取1 B:尽量取值1 C:不能够帮助卡诺图中其他项化简时取0 D:尽量取值0
  49. A、B、C均为1位变量,针对Verilog HDL代码:assign {A,B,C}=Y[2:0]; 正确的是?

  50. A:A=Y[2] B:C=Y[0] C:B=Y[1]
  51. 已知某芯片高电平噪声容限为 3.5V,请问属于什么电路?

  52. A:TTL B:CMOS
  53. 无关项在卡诺图中的取值是?

  54. A:1 B:0或1 C:0
  55. 当 A>B 时,输出 Y 为 1,其余情况 Y=0,Y 的逻辑表达式为?

  56. A:AB B:AB' C:AB+A'B' D:A'B
  57. 跑马灯实际是哪种数字电路?

  58. A:移位寄存器 B:数值比较器 C:显示译码器 D:计数器
  59. 用 8 位(含符号位)二进制补码表示十进制数-13

  60. A:10001101 B:00001101 C:11110011 D:10101101
  61. 格雷码的优点是?

  62. A:所占用位数少 B:不容易发生竞争冒险 C:免解码速度快
  63. 以下哪种数字芯片的输出结构可以实现不同输入电平匹配?

  64. A:三态门 B:OC门 C:传输门 D:图腾柱
  65. 在Veilog HDL例化代码中,用于连接内部模块的内部变量类型是?

  66. A:reg型 B:wire型
  67. 计数器必须有的输入功能引脚是?

  68. A:时钟输入引脚 B:复位引脚 C:预置数引脚
  69. J=1,K=1时,JK触发器的下一个clk后输出?

  70. A:1 B:取反 C:0
  71. 用卡诺图化简 Y=ABC+ABD+C'D'+AB'C+A'CD'+AC'D

  72. A:AB'+C'D'+CD' B:C'D'+A+CD' C:A+D' D:AB+C'D'+CD'
  73. Verilog HDL语法中,如果代码为output CO;那么CO的变量类型是什么?

  74. A:wire型 B:reg型
  75. 用二进制补码计算-1101-1011,注意式中的 4 位二进制数是不带符号位的绝对值。提示:必须先判断需要几位二进制数来表示计算结果。

  76. A:11000 B:101000 C:110011 D:110101
  77. 可最终烧录到可编程逻辑器件中的 Verilog HDL 代码是?

  78. A:不可综合代码 B:可综合代码
  79. Verilog HDL语法中,代码output CO;reg CO;问CO的变量类型?

  80. A:reg型 B:wire型

温馨提示支付 ¥5.00 元后可查看付费内容,请先翻页预览!
点赞(3) dxwkbang
返回
顶部