电子电路设计（数字篇）期末答案2023秋

1.余三码是恒权码。
A:正确 B:错误
答案:错误
2.不同的逻辑表达式，可能具有同样的功能。
A:对 B:错
答案:; ;
3.常见进制中，只有二进制的补码可以通过取反加一得到。
A:正确 B:错误
答案:正确
4.真值表、函数式、逻辑图、卡诺图和时序图可以相互转换。
A:对 B:错
答案:对
5.描述移位寄存器时，使用了阻塞赋值就一定会出错。
A:正确 B:错误
答案:错误
6.不同厂商的可编程逻辑器件的开发软件是不一样的。
A:错误 B:正确
答案:正确
7.状态机建模时，一开始并不知道有多少个状态。
A:错误 B:正确
答案:正确
8.编码有数值大小之分。
A:错误 B:正确
答案:错误
9.Verilog中的常数可以用2进制、8进制、10进制和16进制表示,没有明确表示时默认为10进制。
A:正确 B:错误
答案:正确
10.Verilog HDL中，always@(negedge clk)代表上升沿触发
A:错误 B:正确
答案:错误
11.Verilog HDL中，always和end必须成对出现。
A:错误 B:正确

12.普通 8-3 编码器的真值表中，8个信号输入有256种组合，但真值表没有穷举出 256 种可能性，这代表输入信号含有约束条件。
A:正确 B:错误 13.半加器级联可以实现多位加法器。
A:正确 B:错误 14.二进制补码运算后的结果仍然是补码。
A:错误 B:正确 15.Verilog HDL中，if(A=1)，将一定执行下面的语句。
A:错误 B:正确 16.数码管动态显示例程中，任何时候只有一个数码管是亮的。
A:错误 B:正确 17.移位寄存器不仅能实现串行数据转并行数据，还可以实现并行数据转串行数据。
A:错误 B:正确 18.Verilog HDL中，4'b1010、4'o12、4'd10、4'ha表示同一个数。
A:正确 B:错误 19.时序逻辑电路的输出仅取决于当前输入。
A:错误 B:正确 20.描述时序逻辑电路的 3 个方程式什么？
A:输入方程 B:驱动方程 C:输出方程 D:状态方程 21.以下编程语言中，不属于硬件描述语言的有哪些？
A:C++ B:VHDL C:Verilog D:python 22.Verilog HDL代码：assign {CO,S} = A+B+CI;五个变量均为1位，如果A=1，B=1，CI=1，则？
A:S=0 B:S=1 C:CO=0 D:CO=1 23.无关项在卡诺图中的取值0或1的原则是？
A:尽量取值1 B:尽量取值0 C:能够帮助卡诺图中其他项化简时取1 D:不能够帮助卡诺图中其他项化简时取0 24.计数器的常见用途？
A:计时 B:分频 C:计数 D:编码 25.格雷码的优点是？
A:所占用位数少 B:免解码速度快 C:不容易发生竞争冒险 26.以下哪种数字芯片的输出结构可以实现不同输入电平匹配？
A:图腾柱 B:OC门 C:三态门 D:传输门 27.跑马灯实际是哪种数字电路？
A:数值比较器 B:计数器 C:移位寄存器 D:显示译码器 28.8位全加器，输入端和输出端加起来一共有多少个？
A:10 B:12 C:18 D:8 29.对5个状态进行编码，至少需要多少位？
A:5 B:2 C:3 D:4 30.不含附加输出功能的译码器，对于 4 输入译码器，应该有多少输出？
A:32 B:16 C:8 D:12 31.具备掉电不失特性的可编程逻辑器件是什么？
A:FPGA B:CPLD 32.三输入变量的真值表一共有几行？
A:2 B:4 C:8 D:6 33.当 A

内容已经隐藏，点击付费后查看

34.不含附加输出功能的译码器，对于 5 输入译码器，应该有多少输出？
A:8 B:16 C:32 D:12

内容已经隐藏，点击付费后查看

35.Verilog HDL语法中，可以在always语句块中赋值的变量类型是？
A:reg型 B:wire型

内容已经隐藏，点击付费后查看

36.组合逻辑电路中一定没有时序逻辑电路。
A:错 B:对

内容已经隐藏，点击付费后查看