第三章单元测试
主存可以和缓存、 、CPU交换信息，快速缓存可以和主存、 交换信息。
用1Kx4位的存储芯片组成容量为64K×8位的存储器，共需 片，若将这些芯片分装在几块板上，设每块板的容量为16K×8位，则该存储器所需的地址码总位数是 ，其中 位用于选板， 位用于选片， 位用于存储芯片的片内地址
11、欲组成一个32K×8位的存储器，当分别选用1Kx4位，16K×1位，2K×8位的三种不同规格的存储芯片时，各需 、 和 片。
欲组成一个64K×16位的存储器，若选用32Kx8位的存储芯片，共需 片；若选用16K×1位的存储芯片，则需 片：若选用1Kx4位的存储芯片共需 片。
Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作
在下列因素中，与Cache的命中率无关的是
在程序的执行过程中，Cache与主存的地址映射是由
和动态MOS存储器相比，双极型半导体存储器的性能是
下述说法中 是正确的
下列叙述中 是正确的
某一RAM芯片，其容量为128K×16位，除电源和接地端外，该芯片引出线的最少数目是
和辅存相比，主存的特点是_____
A:CPU,主存
B:其他都不正确 C:CPU,辅存
D:辅存，CPU
答案:辅存，CPU
A:2,128,14,256,4 B:14,128,2,4,16 C:128,16,2,4,10 D:14，128，2,16,64
A:128, 16, 64 B:64, 16, 16 C:16, 4, 64
D:4, 16, 128
A:4, 64, 256
B:4, 64, 128 C:其他都不正确
D:64, 128, 256
A:全相联映像
A:Cache块的大小
A:其余都不对 B:程序员调度的
A:集成度高，存取周期快，位平均功耗少
A:半导体RAM信息可读可写，且断电后仍能保待记忆
A:主存可由RAM和ROM组成
A:35 B:24 C:33 D:25
A:其余都不对 B:容量大，速度快，成本高 C:容量小，速度快，成本低 D:容量小，速度快，成本高
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
