- 已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。（）
- 如果对160个符号进行二进制编码，则至少需要 7位二进制数。（）
- 判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现。（）
- 或逻辑关系是“有0出0，见1出1”。（）
- 触发器和逻辑门一样，输出取决于输入现态。（）
- TTL或门电路不使用的输入端可以接地。（）
- 同步计数器中的同步是指各触发器受同一时钟脉冲的控制 。（）
- CMOS逻辑与门电路，多余的输入端可以悬空。（）
- (30.25) 10 = ( 11110.01 ) 2 = ( 1E.1 ) 16 。（）
- 因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（）
- 量化的两种方法中舍尾取整法较好些。（）
- 正逻辑约定的与非门按负逻辑约定为或非门。（）
- 存储容量为4K×8位的RAM存储器，其地址线为12条。（）
- 能够实现“线与”的TTL门电路叫OD门（）
- 下列说法错误的是:（ ）
- BCD码是一种用二进制数码表示十进制数码的方法。（）
- 用卡诺图化简逻辑函数时，在化简后的最简表达式中：（）
- （25.7）10＝（11001.101）2＝（19.Ｂ）16（）
- 下列函数中，是最小项表达式形式的是:（ ）。
- N个触发器可以构成最大计数长度为（ ）进制的计数器。
- 8位输入的二进制编码器，其输出端的个数为：（）
- N个触发器可以构成能寄存( )位二进制数码的寄存器。
- RS触发器两个稳态，它可记录两位二进制码。（）
- 555电路的输出只能出现两个状态稳定的逻辑电平之一。（）
- 能够将m个输入数据，根据需要分配到任何1个输出端的电路叫数据分配器。（）
- 设计一个3进制计数器可用2个触发器实现。（）
- 就工作方式而言，时序电路可分为同步时序电路电路和异步时序电路两大类。（）
- DAC的输入数字量的位数越多，分辩能力越强。（）
- 基本的RS触发器具有“空翻”现象。 （）
- 有一数码10010011，作为自然二进制数时，它相当于十进制数143。（）
- CMOS传输门，具有双向传输特性。（）
- DAC的含义是数-模转换、ADC的含义是模数转换。（）
- 优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。（）
- 4线—16线译码器有4个输入端和16个输出端。（）
- 一个D触发器有1个稳态，它可存储1位二进制数。 （）
- ADC0809输出的是10位二进制数码。（）
- 二进制数（11010)B转换成十进制数是(25)D 。（）
- 十进制计数器是用十进制数码“0～9”进行计数的。（）
- 在读写的同时还需要不断进行数据刷新的是动态存储单元。（）
- 同步计数器中各触发器同时输入信号。（）
- 典型的TTL与非门电路使用的电路为电源电压为5V，其输出高电平为2V。（）
- （57.625）10＝（71.5）8＝（39.A）16 （）
- D触发器的输出总是跟随其输入的变化而变化。（）
- 与十进制数143相等的是：（）
- 下列触发器中，存在约束条件的是：（）
- 由555定时器组成的施密特触发器能自动产生脉冲信号，该电路的两个工作状态为暂稳态。（）
- TTL与非门多余的输入端不容许接地。（）
- TTL与非门多余未用的输入端的处理方法通常有：（）
- 逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为：（）
- 仅具有置“0”和置“1”功能的触发器是：（）
- 下列各式是四变量A，B，C，D的最小项的是:（ ）
- 属于组合逻辑电路的是：（）
- 用555定时器构成的单稳态触发器，R、C为外接定时元件，则输出脉冲宽度TW=0.7RC。（）
- CMOS电路的电源电压为3-18V。（）
- JK触发器只要J，K端同时为1，则一定引起状态翻转。（）
- EEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便。（）
- 数码可以并行输入、并行输出的寄存器是移位寄存器。（）
- 二进制计数中各位的基数是2，不同数位的权是2的幂。（）
- 将2001个“1”同或起来得到的结果是0。（）
- 异步时序电路的响应速度要比同步时序电路的响应速度快。（）
- 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为取样。（）
- 施密特触发器的作用就是利用其回差特性稳定电路。（）
- 卡诺图中为1的方格均表示一个逻辑函数的最小项。（）
- 十进制数（128）10对应的二进制数是（10000010）2（）
- 当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（）
- 同步RS触发器对触发信号的约束方程是SR=0。（）
- 维持阻塞D触发器状态变化在CP下降沿到来时。（）
- 当高电平表示逻辑0、低电平表示逻辑1时称为负逻辑。（）
- 一组四位二进制数组成的BCD码只能表示一位十进制数码。（）
- 采样保持电路中，采样信号的频率fS和原信号中最高频率成分fimax之间的关系是fS＝fimax。（）
- 钟控的RS触发器的约束条件是：R＋S=0。（）
- 莫尔型时序逻辑电路，分析时通常不写输出方程。（）
- 模数转换器（ADC）两个最重要的指标是转换精度和转换速度。（）
- 有许多种不同的BCD码。（）
- 对于任意一组变量的取值，可使全体最小项之和为1。（）
- 组合逻辑电路中的每一个门实际上都是一个存储单元。（）
- 当两个输入信号相同时，同或门的输出为1；异或门的输出为0。（）
- 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是TTL电路和CMOS电路。（）
- 因为BCD码是一组四位二进制数，所以BCD码能表示十六进制以内的任何一个数码。（）
- 若将一个正弦波电压信号转换成同一频率的矩形波，应采用555定时器电路。（）
- 随机存取存储器（RAM）主要由地址译码器、存储矩阵和读写控制电路三部分构成。（）
- 全面描述一个异步时序逻辑电路的功能，必须使用的逻辑方程式是：（）
- 下列叙述正确的是：（）
- 下列表达式中正确的是：（）
- 采用四位比较器对两个四位数比较时，先比较最低位。（）
- 下列逻辑代数运算正确的是（ ）。
- 由与非门组成的基本RS触发器不允许输入的变量组合为：（）
- 译码器的输入量是：（）
- 在模数转换过程中，将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为：（）
- 逻辑变量的同或表达式为：（ ）
- Y=AB+C的对偶式为：（）
- 仅具有保持和翻转功能的触发器是：（）
- A/D转换器是将数字量转换为模拟量。（）
- 与倒T形电阻网络DAC相比，权电流网络D/A转换器的主要优点是消除了( )对转换精度的影响。
- 有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为：（）
- 集成D/A转换器不可以用来构成:（）
- D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）
- 输入至少10位数字量的D/A转换器分辨率可达千分之一。（）
- 已知某一DAC电路的最小分辩电压ULSB＝40mV，最大满刻度输出电压UFSR＝0.28V，则该电路输入二进制数字量的位数n为：（ ）
- 已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于10kHz。（）
- 双积分A/D转换器转换时间的范围大约在：（）
- MP３音乐播放器含有D/A转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号——音乐。（）
- 555集成定时器构成的施密特触发器，当电源电压为15V时，其回差电压△UT值为：（）
- 如图所示电路为由555定时器构成的：（ ）。
- 某电路的输入波形 UI 和输出波形 UO 如图所示，则该电路为（ ）。
- 用来鉴别脉冲信号幅度时，应采用：（）
- 施密特触发器可用于将三角波变换成正弦波。（）
- 施密特触发器能将缓慢变化的非矩形脉冲变换成边沿陡峭的矩形脉冲。（）
- 单稳态触发器状态有一个稳定状态和一个暂稳状态。（）
- 能将正弦波变成同频率方波的电路为：（）
- 多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）
- 555定时器不仅可以组成多谐振荡器，而且还可以 组成单稳态触发器、施密特触发器。（）
- 单稳态触发器的输出脉冲的宽度取决于：（）
- 石英晶体多谐振荡器的振荡频率与电路中的 R、C成正比。（）
- 单稳态触发器的主要用途是：（）
- 为了提高多谐振荡器频率的稳定性，最有效的方法是：（）
- 如图所示用ROM实现的逻辑函数是（ ）。
- RAM 与ROM比较，其缺点是掉电丢失信息。（）
- ROM可以用来存储程序、表格和大量固定数据，但它不可以用来实现：（）
- ROM一般用在需要频繁读写数据的场合。（）
- 存储器容量的扩展即是位数和字长的扩展。（）
- 要构成容量为4K×8的RAM，需要多少片容量为256×4的RAM？（）
- 随机存取存储器RAM中的内容，当电源断掉后又接通，则存储器中的内容将：（）
- 随机存取存储器具有读/写功能。（）
- ROM的存储容量为1K×8，则地址码和数据线的位数分别为：（）
- 用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数是：（）
- FPGA是现场可编程门阵列，属于低密度可编程器件。（）
- 如图所示的时序逻辑电路的功能为：（ ）
- 用集成计数器74HVC161构成的计数器如图(a)所示，则该计数器的状态转换图为(b)。（ ）
- 如图所示时序逻辑电路的功能为同步四进制加法计数器。（ ）
- 某计数器的输出波形如图所示，该计数器是：（ ）
- 用集成计数器74HVC161构成的计数器为八进制加计数器。（ ）
- 如图所示时序逻辑电路的功能为四进制减法计数器。（ ）
- 如图所示的电路（图中为上升沿Jk触发器），设触发器当前状态Q3 Q2 Q1为“100”，则在时钟作用下，触发器下一状态（Q3 Q2 Q1）为：（ ）
- 8位移位寄存器，串行输入时经（ ）个脉冲 后，8位数码全部移入寄存器中。
- 如图所示电路的逻辑功能为异步三进制加法计数器。（设触发器的初态为零）（ ）
- 下列电路中，不属于时序逻辑电路的是：（）
- 计数器的模是指构成计数器的触发器的个数。 （）
- 时序电路中一定含有记忆功能的器件。（）
- 把一个5进制计数器与一个10进制计数器串联 可得到15进制计数器。（）
- 根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分为哪两种：（）
- 同步计数器和异步计数器比较，同步计数器的最显著优点是：（）
- 异步时序电路的各级触发器类型不同。（）
- 四个触发器组成的环行计数器最多有多少个有效状态。（）
- 同步时序电路具有统一的时钟CP控制。()
- 时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。（）
- 已知某触发器的功能表如表所示（A、B为触发器的输入），则其输出信号的表达式为：( )。
- 如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。
- 为实现如图所示的触发器逻辑功能转换，虚线框中应为：( )。
- 要使JK触发器的输出Q从1就成0，它的输入信号JK就为：（）
- 下列触发器中没有约束条件的是：（）
- 如果把D触发器的输出Q反馈连接到输入D，则输出Q的脉冲波形的频率为CP脉冲频率f的：（）
- 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）
- RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（）
- 同步触发器存在空翻现象，而边沿触发器 和主从触发器克服了空翻。（）
- 如果把触发器的JK输入端接到一起，该触发器就转换成（）触发器。
- 由两个TTL或非门构成的基本RS触发器，当 R=S=0时，触发器的状态为不定。（）
- 边沿式D触发器是一种 （ ）稳态电路。（）
- 同步RS触发器的两个输入信号RS为00，要使它的输出从0变成1，它的RS应为：（）
- 用数据选择器实现逻辑函数的逻辑图如图所示，则逻辑函数Y=AB+BC+AC。（）
- 如图所示，图中Y的最简与或表达式为：（ ）
- 如图所示所示组合逻辑电路的功能为：（ ）
- 利用2个74LS138和1个非门，可以扩展得到1个（ ) 线译码器。
- 八路数据分配器的地址输入（选择控制）端有8个。（）
- 欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是：（）
- 十六路数据选择器的地址输入（选择控制）端的个数为：（）
- 共阳接法发光二极管数码显示器需选用有效输 出为高电平的七段显示译码器来驱动。（）
- 如图所示组合逻辑电路的功能为半加器。（）
- 已知 74LS138 译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码 A2A1A0=011， ) 。 则输出 Y7 ～Y0 是：（）
- 一位8421BCD码译码器的数据输入线与译码输出线的组合是：（）
- 与4位串行进位加法器比较，使用超前进位全加器的目的是：（）
- 编码与译码是互逆的过程。（）
- 在正逻辑条件下， 如图所示的逻辑电路为( ) 。
- 对于TTL与非门闲置输入端的处理，可以：（）
- 已知某二变量输入逻辑门的输入A、B及输出Y的波形如图所示，则可判断该逻辑门为：( )。
- 在 TTL 逻辑门中，为实现“线与”，应选用：（）
- 以下电路中常用于总线应用的：（）
- CMOS或非门与TTL或非门的逻辑功能完全相同。（）
- 以下电路中可以实现“线与”功能的有：（）
- 将二个或二个以上的普通 TTL 与非门的输出端直接相连，可实现线与。（）
- 当TTL与非门的输入端悬空时相当于输入为逻辑1。（）
- CMOS数字集成电路与TTL数字集成电路相比突出的优点是：（）
- CMOS 门电路的闲置输入端可以悬空。（）
- 三极管作为开关使用时，要提高开关速度， 可以：（）
- 可用于总线结构进行分时传输的门电路是：（）
- 下列函数中，是最小项表达式形式的是:（ ）。
- 函数F(A,B,C)=AB+BC+AC的最小项表达式为：（）
- 有冒险必然存在竞争，有竞争就一定引起冒险。（）
- 逻辑函数表达式的化简结果是唯一的。（）
- 若两个函数具有相同的真值表，则两个逻辑函数必然相等。（）
- L= AB+C 的对偶式为：（）
- 引起组合电路中竞争与险象的原因是：（）
- 逻辑函数Y=ABC+A+B+C的最简与或形式为：（）
- 在利用卡诺图进行逻辑表达式化简时，4个最小项合并成一项时可以消去的变量的个数是：（）
- 下列几种说法中错误的是：（）
- 约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。（）
- 下列四个数中，最大的数是：（）
- 用8421BCD码表示的十进制数45，可以写成：（）
- 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）
- 若输入变量A 、B 全为1时，输出F =0，则其输入与输出关系是：（）
- 电路如图（a），（b）所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。灯的状态F 对开关A、B、C的逻辑函数表达式分别为：（ ）。
- 在何种输入情况下，“与非”运算的结果是逻辑0。（）
- 十进制数（9）10比十六进制数（9）16小。（）
- 2019个1连续异或的结果是1。（）
- 逻辑变量的取值，１比０大。（）
- 与模拟电路相比，数字电路主要的优点有：（）
- 一位十六进制数可以用多少位二进制数来表示：（）
答案:错
答案:错
答案:错
答案:错
答案:错
答案:对
答案:对
答案:错
答案:错
答案:错
答案:错
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
