EDA技术与应用答案2023

第二章测试

1.下列不属于Verilog HDL算数运算符的是（ ）
A:=
B:-
C:%
D:+

答案:A
2.在verilog语言中，a=4b'1011，那么&a=（ ）
3.5’b10011＞＞2等于（ ）
A:7’b0010011
B:5’b00100
C:7’b0011100
D:5’b11100
4.{4{a}}等于（ ）
A:{a:a:a:a}
B:{a}
C:{a;a;a;a}
D:{a,a,a,a}
5.下列关于阻塞赋值运算（如b=a;）说法错误的是（ ）
A:在沿触发的always块中使用时，综合后可能会产生意想不到的结果
B:在“always”模块中的reg型信号都采用此赋值方式
C:b的值在赋值语句执行完后立刻就改变的
D:赋值语句执行完后，块才结束