第五章单元测试
- 一个5位的二进制加法计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（ ）。
- 为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。
- 用N个触发器构成的环形计数器，无效状态有（ ）个。
- 以下哪种触发器不具备构成移位寄存器的功能（ ）。
- 4位移位寄存器，现态Q0Q1Q2Q3为1100，经过左移1位后其次态为（ ）。
- 一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为1kHz，经过（ ）可转换为4位并行数据输出。
- 表示时序逻辑电路信号之间的逻辑关系方程组，不包含下列哪项（ ）。
电路如图所示，同步计数器74161接成了（ ）进制的计数器。
电路如图所示，当M=0时构成（A）进制的计数器，当M=1时构成（ ）进制计数器。
异步计数器74290接成的电路如图所示，若输入时钟信号CLK的频率是50MHz，则输出Z的频率为（ ）。
A:01010
B:01100
C:00111
D:01011
答案:01011
A:累加器
B:移位寄存器
C:超前进位加法器
D:循环码计数器
A:2N-N
B:2N-2N
C:N
D:2N
A:T触发器
B:T’触发器
C:JK触发器
D:D触发器
E:SR触发器
A:0101
B:1000
C:1001
D:0110
E:1101
A:8ms
B:4μm
C:8μm
D:4ms
A:状态方程
B:特性方程
C:驱动方程
D:输出方程
A:10
B:8
C:13
D:12
A:5
B:6
C:8
D:7
A:2.5MHz
B:100kHz
C:1MHz
D:500kHz
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
