兰州理工大学
- 相对寻址的好处是程序员无须用指令的绝对地址编程
- 双端口存储器采用空间并行技术
- 在多模块交叉存储器的两种线性编址方式中，交叉存储器带宽等于顺序存储器带宽
- 相对寻址实质是间接寻址，基址寻址和变址寻址属于偏移寻址
- 字长位数扩展的存储器中，所有芯片同时工作
- 在不同的计算机中，指令助记符的规定是不一样的
- 在多模块交叉存储器的两种线性编址方式中，顺序存储器带宽大于交叉存储器带宽
- 浮点运算器中尾数部件只进行乘法和除法运算。
- 硬盘是指记录介质为硬质圆形盘片的磁表面存储器
- 所有的微命令信号都不受时序信号控制
- 硬盘主要由磁记录介质、磁盘控制器、磁盘驱动器三部分组成
- 计算机采用多级层次结构的好处是为设计良好的计算机系统结构，提供了一种分级的观点和帮助
- 总线的集中式仲裁需要中央仲裁器，也称总线控制器
- 运算器能够完成算术运算与逻辑运算
- 指令字长度与机器字长无关
- cache全相联映射方式的缺点是比较器电路复杂，效率低，速度慢
- 微指令是指在一个CPU周期中一组实现一定操作功能的微命令的组合
- PCI总线的基本传输机制是猝发式传送
- cache组相联映射方式没有缺点
- 连接在PCI总线上的设备一般是高速外设
- 同步定时具有较高的传输频率
- 总线的同步定时适用于各功能模块存取时间比较接近的情况
- 水平型微指令执行一条指令的时间短，垂直型微指令执行时间长
- “十进制加法”指令的微程序，当相加的两数之和小于等于9时，不产生进位，结果正确
- 多模块交叉存储器线性编址采用的交叉组织方式中，二进制地址的低位表示该单元所在的模块
- 多模块交叉存储器线性编址采用的顺序组织方式中，二进制地址的低位表示该单元所在的模块
- 当代总线的趋势是标准总线，与结构、CPU、技术无关
- 多总线系统中只允许有一条PCI总线
- 运算器只做算术运算
- 在方框图语言中，“~”代表公操作
- 数据寻址方式有（ ）等多种。
- 虚存机制解决的一些关键问题包括（ ）等。在操作系统的控制下，硬件和系统软件为用户解决了上述问题，从而使应用程序的编程大大简化。
- 外围设备大体分为输入设备、输出设备、（ ）五大类。每一种设备，都是在它自己的设备控制器控制下进行工作，而设备控制器则通过I/O接口模块和主机相连，并受主机控制。
- 在虚拟存储系统中，通常采用（ ）方法实现存储区域保护。还可以结合对主存信息的使用方式实现访问方式保护。
- 按IEEE754标准，一个浮点数由（ ）三个域组成。
- 下列关于总线的概念和结构形态的描述中，（ ）是正确的。
- 数的真值变成机器码时有四种表示方法：原码表示法，（ ）。
- 计算机的性能指标主要是指CPU性能指标、（ ）三个方面。
- 关于总线仲裁的概念，下列（ ）是正确的。
- 通用计算机分为（ ）、单片机、多核机六类，其结构复杂性、性能、价格依次递减。
- RISC的最大特点是（ ）。
- 在m×n位不带符号的阵列乘法器中，m×n个被加数aibj 时通过（ ）并行产生的。
- 中断向量地址是（ ）。
- 按IEEE754标准，阶码E的值等于指数的（ ）加上一个固定偏移值。
- 在多级存储体系中，“cache—主存”结构的作用是解决（ ）的问题。
- 主存储器是计算机系统的记忆设备，它主要用来（ ）。
- DMA数据传送过程不包括（ ）阶段。
- 在定点二进制运算器中，减法运算一般通过（ ）来实现。
- 操作控制器利用时序信号进行（ ），有条不紊地取出一条指令并执行这条指令。
- 分页方式的缺点是页长与程序的逻辑大小不相关，而分段方式则可按照程序的自然分界将内存空间划分为长度可以（ ）改变的存储区域。
- 存储器的主要功能是（ ）。
- 发生中断请求的条件是（ ）。
- 下面四种输入输出控制方式中完全靠计算机程序控制的是（ ）。
- 原码不恢复余数阵列除法器中,( )是错误的。
- 多模块交叉存储器采用（ ）并行技术。
- 堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动作是：（A）→MSP ，（SP）- 1 →SP ，那么出栈的动作应是（ ）。
- 算术/逻辑运算单元74181ALU可完成( )。
- 浮点数阶码采用移码时，乘除法中的阶码加/减操作，叙述错误的是（）。
- 计算机的软件是计算机（ ）的重要组成部分，也是计算机不同于一般电子设备的本质所在。
- SRAM读/写周期波形图表明，读出时间是（ ）。
- 具备“无存储器访问”这一优点的寻址方式是（ ）。①隐含寻址 ②立即寻址 ③直接寻址 ④间接寻址 ⑤寄存器寻址 ⑥寄存器间接寻址 ⑦偏移寻址 ⑧段寻址 ⑨堆栈寻址
- 指令格式分析主要关注的是（ ）。① 弄清楚操作码的位数，从而确定它能表示多少个操作或者多少条指令② 弄清楚指令字长与机器字长的倍数，以及操作数地址的数量③ 弄清楚操作数从何而来④ 弄清楚操作码和地址码的关系
- 单地址指令为了完成两个数的算术运算，除地址指明的一个操作数外，另一个操作数常采用（ ）寻址方式。
- 16位字长的定点整数，采用2的补码形式表示时所能表示的整数范围是( )。
- 字符信息属于（ ）数据，是处理非数值领域的问题。国际上采用的字符系统是七单位的ASCII码。
- （ ）是针对某一应用课题领域开发的软件。
- CRT的分辨率为1024*1024像素，像素的颜色数为256，则刷新存储器的容量为（ ）。
- 浮点数的表示范围和精度取决于( )。
- 已知cache存储周期为40ns，主存存取周期为200ns。cache/主存系统平均访问时间为50ns， cache的命中率是（ ）。
- 64位双核安腾处理机采用了（ ）技术。
- 存储程序并按（ ）顺序执行，这是冯•诺依曼型计算机的工作原理，也是CPU自动工作的关键。
- 指令系统采用不同寻址方式的目的是（ ）。
- 已知cache 命中率 h=0.98，主存比cache 慢4倍，主存存取周期为200ns，cache/主存系统的效率是（ ）。
- 段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合，程序按（ ）进行调入和调出操作，但可按段进行编程、保护和共享。
- 用4K×8位的SRAM芯片扩充形成32K×16位的模块板，模块板内CPU选择芯片组的方法是（ ）。
- 下述I/O控制方式中，（ ）主要由程序实现。
- 8259的中断优先级选择方式不包括（ ）。
- 下面哪些不属于DRAM的特点（ ）。
- 下面哪一项是CPU的首要任务？（ ）
- 定点计算机用来进行（ ）。
- 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。
- 相联存储器是按（ ）进行寻址的存储器。
- 浮点数x和y进行加法运算时，经过对阶操作后，阶码应为（）。
- 同步控制是（ ）。
- 在虚拟存储机制中，用户程序运行时，由地址变换机构依据当时分配给该程序的（ ）地址空间把程序的一部分调入实存(物理存储空间或主存空间)。
- 当代CPU包括（ ）。
- 流水CPU是以（ ）并行性为原理构造的处理机，是一种非常经济而实用的并行技术。目前的高性能微处理机几乎无一例外地使用了流水技术。
- 以下四种类型指令中，执行时间最长的是（ ）。
- 采用DMA方式传送数据时，每传送一个数据就要用一个（ ）时间。
- 8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是（ ）。
A:错 B:对
答案:对
A:对 B:错
答案:对
A:错 B:对
答案:错
A:错 B:对
答案:错
A:对 B:错
答案:对
A:对 B:错
答案:对
A:对 B:错
答案:错
A:错 B:对
答案:错
A:对 B:错
答案:对
A:错 B:对
A:错 B:对
A:错 B:对
A:对 B:错
A:错 B:对
A:对 B:错
A:对 B:错
A:对 B:错
A:对 B:错
A:错 B:对
A:错 B:对
A:错 B:对
A:错 B:对
A:对 B:错
A:错 B:对
A:对 B:错
A:错 B:对
A:对 B:错
A:对 B:错
A:对 B:错
A:对 B:错
A:寄存器寻址、寄存器间接寻址 B:相对寻址、基值寻址、变址寻址 C:隐含寻址、立即寻址、直接寻址 D:间接寻址、块寻址、段寻址
A:替换问题 B:调度问题 C:容量扩充问题 D:地址映射问题
A:数据通信设备 B:过程控制设备 C:通信设备 D:外存设备
A:页表保护 B:段页表保护 C:键式保护 D:段表保护
A:尾数 B:阶码 C:符号位 D:阶符
A:当代流行的标准总线内部结构包含：数据传送总线，仲裁总线，公用线 B:衡量总线性能的重要指标是总线带宽，即总线本身所能达到的最高传输速率 C:当代流行的标准总线内部结构包含：数据传送总线，仲裁总线，中断和同步总线，公用线 D:当代流行的标准总线追求与结构、CPU、技术无关的开发标准
A:补码表示法 B:反码表示法 C:直接表示法 D:移码表示法
A:频率 B:存储器性能指标 C:带宽 D:I/O吞吐率
A:总线仲裁部件通过采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权 B:按照总线仲裁电路的位置不同，总线仲裁分为集中式仲裁和分布式仲裁。 C:为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件 D:总线仲裁是总线系统的核心问题之一
A:超级计算机 B:PC机 C:大型机 D:服务器
A:指令条数少 B:指令长度固定，指令格式和寻址方式种类少 C:都正确 D:只有取数/存数指令访问存储器，其余指令的操作均在寄存器之间进行
A:m×n个或门 B:m×n个与门 C:m×n个异或门 D:m×n个非门
A:中断服务例行程序入口地址的指示器 B:子程序入口地址 C:中断返回地址字段来控制产生后继微指令地址 D:中断服务例行程序入口地址
A:补码e B:原码e C:真值e D:移码e
A:主存与CPU速度不匹配 B:主存与辅存速度不匹配 C:主存容量不足 D:辅存与CPU速度不匹配
A:存放数据 B:存放微程序 C:存放数据和程序 D:存放程序
A:传送后处理 B:正式传送 C:传送前预处理 D:总线请求
A:原码运算的十进制加法器 B:补码运算的二进制加法器 C:原码运算的二进制减法器 D:补码运算的二进制减法器
A:定时 B:判断 C:仲裁 D:控制
A:有序 B:动态 C:随机 D:规律性
A:用于存放程序和数据 B:用于存放指令 C:用于存放操作数 D:用于存放运算结果
A:一次DMA操作结束 B:一次I/O操作结束 C:机器内部发生故障 D:一条指令执行结束
A:程序中断方式 B: 程序查询方式 C:DMA方式 D:通道方式
A:当余数为正时商上1，下一步做加法 B:商的符号运算qf＝Xf⊕Yf， C:初始操作做减法 D:最上面一行的控制线P固定置成“1”
A:空间 B:指令 C:时间 D:时空
A:（MSP）→A，（SP） - 1→SP B:（SP）+ 1→SP，（MSP）→A C:（MSP）→A，（SP） + 1→SP D:（SP）- 1→SP，（MSP）→A
A:16种算术运算功能和16种逻辑运算功能 B:4位乘法运算功能和除法运算功能 C:16种逻辑运算功能 D:16种算术运算功能
A:阶码运算的结果需要溢出检验 B:可采用移码和补码混合运算 C:直接用移码实现，运算结果需要修正。 D:直接用移码实现，运算结果不需要修正。
A:硬件工作 B:指令系统 C:程序运行 D:系统结构
A:存储芯片进行两次连续读操作时所必须间隔的时间 B:连续启动两次读操作所需间隔的最小时间 C:从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间 D:一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间
A:①②⑤⑧ B:②③⑥⑧ C:①②⑤⑨ D:①②③⑨
A:①②③ B:①③④ C:①②④ D:②③④
A:间接 B:堆栈 C:立即 D:隐含
A: -(215+1) ～+（215 -1） B: -215 ~ +215 C: -215 ～+（215 -1） D: -(215 -1)～+（215 -1）
A:符号 B:规格化 C:非规格化 D:文本
A:语言类程序 B:编译程序 C:应用程序 D:解释程序
A:512KB B:1MB C:256KB D:2MB
A:阶码采用的编码和尾数采用的编码 B:阶码的位数和尾数采用的编码 C:阶码的位数和尾数的位数 D:阶码采用的编码和尾数的位数
A:45% B:80% C:75% D:93.75%
A:资源重复 B:时间并行 C:流水+资源重复 D: 流水
A:地址 B:数据 C:控制 D:指令
A:可直接访问外存 B:提供扩展操作码的可能并降低指令译码的难度 C:缩短指令长度，扩大寻址空间，提高编程灵活性 D:实现存贮程序和程序控制
A:0.98 B:0.75 C:0.8 D:0.94
A:段页 B:段 C:页 D:基本块
A:低位地址信号A0、A1、A2通过3：8译码器输出进行芯片组的选择 B:不需要选片 C:高位地址信号A9、A10、A11通过3：8译码器输出进行芯片组的选择 D:高位地址信号A12、A13、A14通过3：8译码器输出进行芯片组的选择
A:中断方式 B:PPU方式 C:DMA方式 D:通道方式
A:轮换优先级方式A B:完全嵌套方式 C:轮换优先级方式B D:随机方式
A:集成度更高，但外围电路更复杂 B:增加了刷新计数器和相应的控制电路 C:增加了行地址锁存器和列地址锁存器 D:外围电路简单，速度快，集成度不高
A:时间控制 B:操作控制 C:数据加工 D:指令控制
A:十进制数加法运算 B:浮点数运算 C:既进行定点数运算也进行浮点数运算 D:定点数运算
A:指令译码器 B:微指令 C:时序信号 D:判断程序
A:地址方式与堆栈方式 B:地址方式 C:堆栈方式 D:内容指定方式
A:Ex B:Ey C:Ex,Ey中较大的阶码 D:Ex-Ey
A:只适用于外围设备控制的方式 B:所有指令执行时间都相同的方式 C:由统一时序信号控制的方式 D:只适用于CPU控制的方式
A:形式 B:虚 C:实 D:首
A:控制器、ALU和主存 B:控制器 C:运算器和主存 D:控制器、运算器、cache
A:时空 B:指令级 C:时间 D:空间
A:RS型指令 B:SS型指令 C:程序控制指令 D:RR型指令
A:总线周期 B:存储周期 C:指令周期 D:机器周期
A:–129～+128 B:–127～+127 C:–128～+128 D:–128～+127
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
