- 反码的反码是原码。
- 用数据选择器可实现时序逻辑电路。
- 图中八个TTL门电路的输出为低、高、高、低、低、高阻、高、低（方向从左至右，从上至下）。
- 集成与非门的扇出系数反应了该门电路带同类型门电路的能力。
- 若两个逻辑函数具有不同的逻辑函数表达式，则这两个逻辑函数必然不相等。
- TTL门电路驱动CMOS门电路时需要改变电平。
- 与、或、非三个最基本的逻辑运算能够构成一个完备集。
- 与非门可以当做非门使用。
- 对于BCD编码来说，整数部分首位的0和小数部分末位的0都可以去掉。
- 补码的补码是原码。
- 最大项标准式是一个或与式。
- 最小项的定义前提是给定变量数目，如AB在两个变量函数中输入最小项，而在三个变量函数中则不属于最小项。
- 不管输入变量有多少个，这些变量的异或与同或结果是相反的。
- 半加器就是低位进位为0的全加器。
- OC门输出为1时由外接电源和电阻提供输出电流。
- 在逻辑运算中，由于A+A'B=A+B，所以A=0成立。
- 在逻辑函数求对偶式的过程中，不需要保持原来的运算优先顺序。
- 逻辑函数表达式的最简与或式需要满足两个条件：1、与项数最少；2、每项中的变量个数最少。
- 在逻辑运算中，由于A+B+AB=A+B，所以AB=0成立。
- OC门实现某些表达式时要比用普通与非门更有效率。
- 负数的补码等于原码加1。
- 在利用卡诺图进行逻辑函数化简过程中，在圈卡诺圈时，不能存在多余圈。
- 逻辑运算与普通代数运算是不一致的。
- 在利用集成计数器进行任意进制计数器的设计过程中，采用异步功能端有过渡态，而采用同步功能端则没有。
- CMOS集成逻辑门与TTL集成逻辑门的区别有（ ）。
- 三态门输出高阻状态时，下面说法正确的是（ ）。
- 某10位数模转换器，输出的模拟电压范围为0~10V，当输入数字量为1010000000时，输出电压值约为（ ）V。
- 对于同一A/D转换电路，四舍五入量化和舍尾取整量化法，哪种量化方式的量化误差比较小（ ）。
- 组合逻辑电路的竞争和冒险指的是（ ）。
- 按照计数状态的趋势区分，计数器可分为（ ）计数器。
- 相当于单刀多掷开关的器件是（ ）。
- 某电视机水平-垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，欲构成此分频器至少需要（ ）个触发器。
- 组合逻辑电路的竞争和冒险之间的关系是（ ）。
- 下列不可以用来衡量ADC和DAC性能指标的为（ ）。
- 在用一片二进制译码器74LS138实现2个变量的逻辑函数时，需要使（ ）个使能端有效。
- NPN型晶体管工作于饱和状态的充要条件是（ ）。
- 为构成4096×4 位的RAM，需要（ ）片1024×1 的RAM。
- 不同进制之间相互转换的基本原则是（）。
- 组合逻辑电路通常由（ ）组合构成。
- 某RAM有10根地址线，8根数据线，则其存储容量为（ ） Kbit。
- 为了使T触发器的次态为0，则输入端T=（ ）。
- 半导体存储器按存取功能分为（ ）。
- 某优先编码器74LS148正常工作，其输入端只有I6'、I4'、I0'为低电平，则其输出为（ ）。
- 一个逻辑门输出能够可靠驱动的最大输入数称为（ ）。
- 在两个集成计数器级联过程中，如果计数器没有计数使能端，则只能通过（ ）级联方式。
- 按照各触发器的CP所决定的状态转换区分，计数器可分为（ ）计数器。
- 在用4选1MUX扩展为8选1MUX时，多出来的变量用来控制（ ）。
- Altera公司的CPLD/FPGA的EDA集成设计软件是（ ）。
- 在Verilog HDL中，用“always”过程块描述模块中不可以出现哪种命令（ ）。
- 实现两个四位二进制数相乘的组合电路，应有（ ）个输出端。
- 时序电路中一定包含（ ）。
- 如果用4选1MUX通过两级选择方式设计16选1MUX，则需要（ ）片4选1MUX。
- 下列逻辑电路中为时序逻辑电路的是（ ）。
- 驱动七段数码管的电路叫（ ）。
- 一个十进制数（10）对应的二进制补码为（ ）。
- 门电路输出为（ ）电平时的负载为拉电流负载。
- CPLD指的是（ ）。
- 可编程逻辑器件的英文简称为（ ）。
- 用PROM实现组合逻辑电路时，其可编程逻辑阵列是（ ）。
- 以下可编程逻辑器件中，不属于高密度可编程逻辑器件的是（ ）。
- 具有一个可编程的与阵列和一个固定的或阵列的器件是（ ）。
- D/A转换器的分辨率取决于（ ）。
- 一个无符号8位的DAC，其分辨率为（ ）位。
- 以下四种转换器中，（ ）是A/D转换器且转换速度最高。
- A/D转换器在转换过程中必然出现量化误差。
- 将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程是（ ）。
- 由555定时器构成的施密特触发器，如果改变5管脚的控制电压VCO，则（ ）。
- 脉冲整形电路有（ ）。
- 由555定时器构成的单稳态触发器正常工作时，若加入输入负脉冲，即输入波形出现下降沿时，则单稳态触发器的输出一定为（ ）。
- 下列电路中具有回差特性的是（ ）。
- 由555定时器构成的多谐振荡器，改变输出波形占空比的方法是（ ）。
- 以下各电路中，可以产生脉冲定时的有（ ）。
- 施密特触发器的正向阈值电压一定大于负向阈值电压。
- 能把正弦波变成同频率方波的电路是（ ）。
- 多谐振荡器能产生（ ）。
- 单稳态触发器的输出脉冲宽度取决于（ ）。
- 欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（ ）个。
- 需要定时刷新的半导体存储器芯片是（ ）。
- 要扩展成32K×16的ROM，需要128片512X8的ROM。
- RAM的I/O端口为输入端口时，应使得（ ）。
- RAM在正常工作情况下具有的功能是（ ）。
- ROM的电源突然断电后再接通电源，其存储的内容将（ ）。
- ROM在正常运行时具有（ ）功能。
- 4片16K×8存储芯片可以设计成（ ）容量的存储器。
- 具有对半导体存储器的存储单元进行选择作用的是存储器的（ ）。
- 某存储容量为1K×8的RAM，其地址线有（ ）条。
- P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）。
- EDA指的是电子设计自动化。
- 已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，而y的4位的补码为（ ）。
- 目前比较流行的硬件描述语言主要有Verilog HDL和VHDL。
- 已知 “a =1b’1; b=3b'001;”那么{a,b}＝（ ）。
- 在verilog语言中，a=4b’1011，那么&a=（ ）。
- 阻塞式赋值语句是<=，非阻塞式赋值语句是=。
- 下列标识符中，不合法的是（ ）。
- Verilog HDL的端口声明语句中，用（ ）关键字声明端口为双向端口。
- 如果wire类型的变量说明后未被幅值，则其缺省值为（ ）。
- 在同步时序电路设计过程中，如果最简状态表中有2^N个状态，且用N个触发器实现该电路，则不需要检查自启动能力。
- 移位寄存器不仅可以寄存代码，还可以实现数据的串-并转换和处理。
- 当同步时序电路中存在无效循环时，电路不能自启动。
- 双向移位寄存器即可以将数码左移，也可以右移。
- 如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用( )。
- 以下不属于时序电路的是（ ）。
- 在使用74LS161的清零功能设计计数器时会存在过渡态。
- 同步十进制加法计数器的初态为Q3Q2Q1Q0=0000，则当第6个CP到来时Q3Q2Q1Q0=( )。
- 时序逻辑电路的输出状态不仅与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。
- 能够设计一般组合逻辑电路的电路包括（ ）。
- 表达式F=AB'+BC'有可能产生（ ）型的冒险。
- 二进制译码器指的是（ ）。
- 二-十进制的编码器指的是（ ）。
- 若使用4位超前进位加法器74LS283组成两个十位二进制数的减法器，最高位的74LS283的Co，S3，S2的可能取值组合有（ ）。
- 用一片74LS138实现逻辑函数时，最多能实现3个变量的函数，在实现过程中需要将函数表达式变换为最小项标准式的与非与非式。
- 组合逻辑电路设计的最简是指（ ）。
- 编码器译码器电路中，（ ）电路的输出为二进制代码。
- 一个8选1MUX的输出两个互补的端子Y和Y'，这两个输出端的表达式是（ ）。
- 组合逻辑电路的输出取决于（ ）。
- 假设Vdd=5V，CMOS反相器的噪声容限均比TTL反相器的噪声容限高。
- 如图所示电路均为TTL电路，能显示F=A'功能的电路是（ ）。
- 所有的集成逻辑门其输入端个数都超过1个。
- 三极管作为开关使用时是处于（ ）状态。
- 以下门电路中，可以实现“线与”的是（ ）。
- OD门电路如图所示，其输出函数为（ ）。
- 对于CMOS门电路，以下说法错误的是（ ）。
- 在CMOS门电路中，输出端能并联使用的电路有（ ）。
- 某二输入端的TTL 门输出允许的灌电流和拉电流分别为 IOL = 15mA，IOH = 4mA，允许的输入低电平和高电平电流分别为IIL=1.5mA，IIH=50uA。该TTL门能带（ ）个同类型的门。
- 某2输入端集成门电路，其输入低电平电流为1mA，输入高电平电流为10uA，灌电流最大值为8mA，拉电流最大值为400uA，则其扇出系数为N=（ ）。
- A，B，C是输入变量，Y是输出变量，请写出Y的最简或与表达式。
- 逻辑变量的取值1比0大。
- 在逻辑运算中，如果F+G=1，则F=1-G。
- A+BC=（ ）。
- 以下表达式符合逻辑运算法则的是（ ）。
- 假设一个逻辑函数的卡诺图如下图所示，请写出其对应的约束条件。
- 逻辑变量的取值1和0在电路中通常用（ ）表示。
- 如果两个逻辑函数具有相同的真值表，则这两个逻辑函数必然相等。
- 逻辑函数的表示方法中具有唯一性的是（ ）。
- 在何种输入条件下，或非运算的结果是逻辑0。
- 二进制数1010.101对应的十进制数是（ ）。
- 二进制数110000转换为十六进制数等于（ ）。
- （01110010）格雷码=（ ）余3BCD
- 已知字母Z的ASCII码是5AH，则字母Y的ASCII码是（ ）。
- （100111011.011）2=（ ）16
- 十进制25对应的8421BCD码为（100101）8421BCD。
- 下列4个无符号十进制整数中，能用8个二进制位表示的是（ ）。
- （2004）10+（32）16的结果是（ ）。
- 十六进制数1A2对应的十进制数是（ ）。
- 有一个数是123，它与十六进制数53相等，则该数是（ ）进制。
答案:对
答案:错
答案:对
答案:对
答案:错
答案:对
答案:对
答案:对
答案:错
答案:错
答案:对
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
