第三章单元测试
- 下列说法不正确的是（ ）
- 十六路数据选择器的地址输入（选择控制）端有（ ）个。
- 在函数F=AB+CD的真值表中，F=1的状态有多少个？（ ）。
- 电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这种电路为（ ）。
- 在下列逻辑电路中，不是组合逻辑电路的有（ ）。
- 同步时序电路和异步时序电路比较，其差异在于后者（ ） 。
- 指出下列电路中能把串行数据转换为并行数据的是（ ）
- 关门电平UOFF是允许的最小输入高电平。（ ）
- 三态门输出为高阻时，其输出线上电压为高电平。（ ）
- RS触发器、JK触发器的输出均有不定状态。（ ）
- 构成一个7进制计数器至少需要3个触发器。（ ）
- 两个二进制数相加，并加上来自低位的进位，称为全加，所用的电路为全加器。（ ）
- 当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为“与”逻辑。（ ）
- 同步清零与CP脉冲无关，异步清零与CP脉冲有关。（ ）
- 任何一个逻辑函数的表达式一定是唯一的。（ ）
- 任何一个逻辑表达式经化简后，其最简式一定是唯一的。（ ）
A:利用三态门电路可实现双向传输 B:三态门输出端有可能出现三种状态（高阻态、高电平、低电平） C:普通门的输出端不能直接连在一起 D:三态门输出端直接连接可以实现正逻辑的线或运算
答案:三态门输出端直接连接可以实现正逻辑的线或运算
A:16 B:8 C:4 D:2
A:2 B:4 C:6 D:7
A:加法电路 B:译码电路 C:组合电路 D:时序电路
A:译码器 B:寄存器 C:全加器 D:编码器
A:没有触发器 B:没有稳定状态 C:输出只与内部状态有关 D:没有统一的时钟脉冲控制
A:3线-8线译码器 B:移位寄存器 C:十进制计数器 D:JK触发器
A:对 B:错
A:对 B:错
A:错 B:对
A:对 B:错
A:错 B:对
A:错 B:对
A:对 B:错
A:错 B:对
A:错 B:对
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
