项目十单元测试
- 与非门构成的基本RS触发器，当
时，其Q输出是1。（ ） - D触发器的输出状态始终与输入状态相同，与CP脉冲无关。 （ ）
- 对于JK主从型触发器，当输入信号J、K是（ ）状态，CP脉冲作用时，触发器具有置“0”功能。
- 集成单稳态触发器的暂稳维持时间取决于（ ）
- 在下列各图中，CP脉冲到来时，能实现
的电路是（ ）。 - 下图中，由JK触发器构成了（ ）。
- 基本RS触发器输入端禁止使用（ ）。
- 触发器与组合逻辑门电路比较（ ）。
- 按触发器触发方式的不同，双稳态触发器可分为（ ）
- 基本 RS 触发器电路中，触发脉冲消失后，其输出状态（ ）。
A:错 B:对
答案:对
A:错 B:对
A:J=1，K=1 B:J=1，K=0 C:J=0，K=0 D:J=0，K=1
A:稳态时间 B:触发脉冲宽度 C:电源电压 D:外接定时电阻电容
A:
B:
C:
D:
A:JK触发器 B:D触发器 C:T触发器
A:R=0，S=0 B:
=1， 
=1
C:R=1，S=1
D:
=0，
=0
A:只有触发器有记忆能力 B:只有组合逻辑门电路有记忆能力 C:两者都有记忆能力
A:高电平触发和低电平触发 B:上升沿触发和下降沿触发 C:电平触发或边沿触发 D:输入触发或时钟触发
A:出现新状态 B:保持现状态 C:恢复原状态
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
