- 目前常见的DAC类型包括( )
- 触发器异步输入端的作用是( )
- 已知，下列组合中， 可以肯定使F=0。
- 译码器74HC138的使能端取值为 时，处于禁止译码状态。
- 下列说法正确的是( )
- 已知A=（10.44）10 ，下列结果错误的是（ ）
- D/A转换器的主要参数有( )
- 下列有关单稳态触发器的特点，描述正确的是( )
- 在下列逻辑电路中，是组合逻辑电路的有( )
- 下列有关施密特触发器的特点，描述正确的是（ ）
- 对CMOS门电路，以下( )说法是正确的。
- 对于七进制而言，70为有效码。
- CMOS传输门可以用来传输数字信号或模拟信号。
- 有冒险必然存在竞争，有竞争不一定引起冒险。
- 正、负逻辑只是逻辑定义不同，并无本质区别。
- 数字和字符可以编码，但标点符号是无法编码的。
- 所谓分频，即把脉冲串的频率由高分低，使输出信号的频率比输入信号的频率低。
- 权电阻网络D/A转换器的优点是各个电阻的阻值相差很小，缺点是电阻原件数很多。
- 下图所示的移位寄存器，若=1010，而在4个CP内输入的代码依次为0011，则4个脉冲后，串出端依次输出的数值为（ ）
- 将D触发器改造成T触发器，如图所示电路中的虚线框内应是（ ）
- 若已知，判断等式成立的最简单方法是依据（ ）
- 图示为某计数器的时序图，由此可判定该计数器为（ ）
- 由555定时器构成的电路如图所示，该电路的名称是（ ）
- OC门在使用时须在（ ）之间接一电阻。
- 为了将正弦信号转换成与之频率相同的脉冲信号，可采用( )
- 当二输入与非门输入为( )变化时，输出可能有竞争冒险。
- 现欲将一个数据串延时4个CP的时间，则最简单的办法采用( )
- 下列各组数中，是6进制的是（ ）
- 和二进制数（1100110111.001）2等值的十六进制数是( )
- 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要( )个异或门。
- 将三角波变换为矩形波，需选用( )
- 用0、1两个符号对100个信息进行编码，则至少需要( )
- 数据选择器是把( )输入接过来送给( )输出。
- 由3级触发器构成的环形和扭环形计数器的计数模值依次为( )
- 下列( )属于一般数模转换器的基本组成部分。
- 单稳态触发器主要用于( )
- 下列逻辑代数式中值为1的是( )
- D触发器有以下哪些功能?
- 典型TTL与非门中的T1什么时候处于饱和状态？
- 下列有关异步时序逻辑电路的特点说法正确的是( )
- 关于优先编码器说法错误的是( )。
- 下列（ ）从功能上说属于一对反操作。
- 基本逻辑运算有（ ）
- 任何两个相邻的十进制数的格雷码仅有一位不同，这样可大大减小代码变化时出现的错误概率，所以它是一种错误最小化代码。
- 格雷码都是无权码。
- 数字系统中一般都采用二进制数码0、1来进行编码。
- 通常数码有两种功能：一是表示数量的大小，二是作为事物的代码。
- DAC的基本原理是用电阻网络将数字量按每位数码的权值转换成相应的模拟信号，然后用运算放大器将这些模拟量相加就完成了数/模转换。
- 设计8421BCD码显示译码器时，输入信号1010~1111对应的状态为无效状态，可作为无关项处理。
- 逻辑函数的最简形式是唯一的。
- TTL门电路的电源电压通常为5V。
- 卡诺图中2n个相邻“1”格的最小项可以合并成一个与项，并消去n个变量。
- 电路如图所示，假设电路中各触发器的当前状态Q2 Q1 Q0为100，请问在时钟作用下，触发器下一状态Q2 Q1 Q0为（ ）
- 设图示电路均为LSTTL门电路，能实现功能的电路是（ ）
- 如图所示R-2R网络型D/A转换器的转换公式为（ ）
- 在四变量卡诺图中有（ ）个小方格是“1”。
- 图示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其应为（ ）
- 比较两位二进制数A=A1A0和B=B1B0，当A＞B时输出F=1，则F表达式是（ ）
- 有一T触发器，在T=1时，加上时钟脉冲，则触发器( )
- 4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为( )
- 数据分配器和( )有着相同的基本电路结构形式。
- 某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N=( )
- 对钟控SR锁存器，当时钟脉冲为低电平时，输出端Q为( )
- 1. 若将一个异或门（设输入端为A、B）当作反相器使用，则A、B端应( )连接。
- 门电路参数由大到小排列正确的是( )
- 假设JK触发器的现态Qn=0，要求Qn+1=0，则应使( )
- 对于相同位数的ADC，下列几种A/D 转换器中，( )的转换速度最慢？
- 1. 函数F(A,B,C,D)=A在四变量卡诺图中有（）个小方格是“1”。
- 下列数中最大数是( )
- 在下列各组变量取值中，能使函数F（A,B,C,D）=∑m（0,1,2,4,6,13）的值为1的是( )
- TTL门电路如图所示，其中可以实现Y=0的逻辑电路有（ ），已知关门电阻Roff=0.91千欧，开门电阻Ron=1.93千欧。
- JK触发器功能很强，辅以简单设计，它就能够实现以下（ ）触发器的逻辑功能。
- CMOS门电路多余输入端可以（ ）处理。
- 下列逻辑等式中成立的有（ ）
- 下列（ ）属于组合逻辑电路。
- 下列几种说法中与BCD码的性质符合的是( )
- 施密特触发器可以应用于以下( )
- 以下说法中，哪些说法是错误的？
- 下列（ ）MSI器件可有效实现组合逻辑函数。
- 按照表现出来的逻辑功能，触发器可以分为( )
- 单稳态触发器的主要用途是( )
- CMOS传输门可以用来传输（ ）信号
- 下列( )不属于组合逻辑电路。
- 描述触发器逻辑功能的方式包括（ ）。
- 集成A/D转换器的主要技术指标有( )
- DAC的转换误差通常用满量程的百分数来表示。
- 用4选1数据选择器实现一个四变量的组合逻辑函数，其答案是不唯一的。
- 使能端的作用是克服竞争冒险和功能扩展。
- 有冒险必然存在竞争，有竞争就一定引起冒险。
- 在设计稳定性和工作频率要求较高的中大规模时序系统时一般采用同步时序电路来设计。
- 多位加法器采用超前进位的目的是简化电路结构。
- 普通编码器在任何时刻只允许有1路有效信号到达编码器的输入端。
- 施密特触发反相器是一个具有滞回特性的反相器。
- CMOS传输门可直接处理模拟信号，做模拟开关使用。
- 同一种逻辑功能的触发器可以用不同的电路结构实现。反过来说，用同一种电路结构形式可以做成不同逻辑功能的触发器。
- 对固定频率信号而言，N进制的计数器即N分频器。
- 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。
- 逻辑函数的最简“与-或式”规则是乘积项（与项）最少，且每个乘积项里的因子最少。
- 集电极开路门可以实现高电压、大电流驱动。
- 数据分配器的结构与数据选择器相反，它是一种1路输入，多路输出的逻辑电路。从哪一路输出取决于地址控制端。
- 逻辑函数的对偶数F'=（ ）
- 电路如图所示。实现的电路是（ ）
- 根据反演规则，逻辑函数的反函数=（ ）
- 在图中，能实现函数的电路为（ ）
- 如图所示电路的功能为（ ）
- 以下电路图是（ ）
- 电路如图所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为（ ）
- 已知某电路的输入输出波形如图所示，则该电路可能为（ ）
- 如图示LSTTL门电路，当时，F的状态为（ ）
- 图示为由或非门构成的基本SR锁存器，输入S、R的约束条件是（ ）
- 由555定时器构成的多谐振荡器电路中，在满足正常工作的情况下，如果增大外加的定时电容的值，则输出的矩形波的占空比将（ ）
- 组合逻辑电路中的冒险是由于( )引起的。
- 相邻两组编码只有一位不同的编码是( )
- 摩尔型时序逻辑电路的输出是( )
- 标准或-与式是由( )构成的逻辑表达式。
- N个变量对应的最小项有（）个
- 由555定时器构成的单稳态触发器，其输出脉冲宽度取决于( )
- 下列逻辑代数式中值为0的是( )
- 函数F =AB +BC，使F=1的输入ABC组合为( )
- 四位超前进位加法器74LS283提高了工作速度，原因在于( )
- 已知A=（10.44）10 ，下列结果正确的是( )
- 我们这门课介绍的是以下哪个层次的知识？
- 半加器的输入端与输出端的逻辑关系是( )
- TTL门电路的灌电流负载发生在输出（ ）电平情况下。负载电流越大，则门电路输出电压越（ ）。
- 十进制数10用8421BCD码表示为（ ）
- 一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过( )可转换为4位并行数据输出。
- 实现两个四位二进制数相乘的组合电路，应有( )个输出函数。
- 滞后性是( )的基本特性。
- 在诸多ADC 方案中，对于相同位数的ADC，转换速度最快的是( )
- 8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，若输入数字量只有最高位为1时，则输出电压为( )V。
- DAC的满程电压一定时，数字位位数越高，能够分辨的电压越大。
- T型和倒T型（R-2R型）电阻解码网络DAC的优点是只有两种电阻值R和2R，可更好地克服权电阻网络DAC中电阻阻值相差太大的缺点，有利于生产制造。
- 权电流DAC通常采用恒压源取代电阻网络。
- 权电流DAC通常具有比权电阻网络DAC和倒T形电阻网络DAC更高的转换精度。
- 8位二进制权电阻DAC，其权电阻分别为R、2R、4R、…、256R。
- 如图所示R-2R网络型D/A转换器的转换公式为（ ）。
- D/A转换器的主要参数有（ ）、转换精度和转换速度。
- 8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，若输入数字量只有最高位为1时，则输出电压为（ ）V。
- 由555定时器构成的电路如图所示，该电路的名称是（ ）。
- 自动产生矩形波脉冲信号为（ ）。
- 滞后性是（ ）的基本特性。
- 已知某电路的输入输出波形如图所示，则该电路可能为（ ）。
- 单稳态触发器的两个状态分别是稳态和暂稳态。
- 为了将正弦信号转换成与之频率相同的脉冲信号，可采用（ ）。
- 单稳态触发器的主要用途是（ ）。
- 当555定时器正常工作情况下，8脚电压为15V，5脚电压为12V，6脚电压为11V，2脚电压为5.5V，则定时器的3脚输出为（ ）。
- 将三角波变换为矩形波，需选用（ ）。
- 利用多谐振荡器可以实现脉冲延时功能。
- 所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。
- 对于维持阻塞结构的D触发器，当CP=1期间，输入信号D由1跳转到0，则由于=D，输出状态Q也由1跳转到0。
- 若要设计一个能产生序列信号001111011的移位寄存器序列信号发生器，则至少需要4个触发器。
- 如图所示为某计数器的时序图，由此可判定该计数器为 。
- 4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为 。
- 电路如图所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。
- 移位寄存器除了可以寄存代码，还可实现数据的串行－并行转换，但不能用于数值运算和处理。
- 假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。
- 如图所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。
- 编码器的特点是允许同时输入多个编码信号，且只对其中优先权最高的信号进行编码。
- 组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
- 当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。
- 在二进制译码器中，若输入有4位代码，则输出有 个信号。
- 在图中，能实现函数的电路为 。
- 组合逻辑电路中的冒险是由于 引起的。
- 当二输入与非门输入为 变化时，输出可能有竞争冒险。
- 以下电路图是（ ）
- 三极管作为开关时工作区域是 。
- 某集成电路芯片，查手册知其最大输出低电平VOL（max）=0.5V，最大输入低电平VIL（max）=0.8V，最小输出高电平VOH（min）=2.7V，最小输入高电平VIH（min）=2.0V，则其低电平噪声容限VNL= 。
- 已知图示电路中各MOSFET管的=2V，若忽略电阻上的压降，则电路 中的管子处于导通状态。 ① ② ③ ④
- 如图示LSTTL门电路，当=0时，F 的状态为 。
- 某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= 。
- TTL门电路的灌电流负载发生在输出（ ）电平情况下。负载电流越大，则门电路输出电压越（ ）。
- OC门在使用时须在（ ）之间接一电阻。
- 一般而言，同类型的门电路带下一级电路门的个数是不受限的。
- 标准或-与式是由 构成的逻辑表达式。
- 在下列各组变量取值中，能使函数F（A,B,C,D）=∑m（0,1,2,4,6,13）的值为1的是 。
- 一组四位二进制数组成的BCD码能表示十六以内的任何一个十进制数。
- 求一个逻辑函数的反函数可采用对偶定理。
- 函数F =AB +BC，使F=1的输入ABC组合为
- 下列四种类型的逻辑门中，可以用 实现与、或、非三种基本运算。
- 若将一个异或门（设输入端为A、B）当作反相器使用，则A、B端应 连接。
- 表示任意两位无符号十进制数需要 位二进制数。
- 对一个逻辑表达式采用公式化简法，得到的最简与或表达式不一定相同。
- 在四变量卡诺图中有 个小方格是“1”。
答案:权电阻型DAC###R-2R网络型DAC###权电流DAC
答案:清0###置1
答案:A = 1 , BC = 1###BC = 1，D = 1
答案:010###011###101
答案:一个逻辑函数全部最小项之和恒等于0###一个逻辑函数全部最小项之积恒等于1###一个逻辑函数全部最大项之和恒等于0
答案:A=（1010.1）2###A=（12.4）8###A=（0A.8）16
答案:转换精度###分辨率###转换速度
答案:微分型单稳态触发器为窄脉冲触发，在暂稳态维持时间的长短主要取决于RC电路参数###被广泛应用于脉冲整形、定时、延时等。
答案:全加器###译码器###编码器
答案:两个稳态的相互转换电平不等，即有回差###广泛用于波形变换、脉冲整形及鉴频等
答案:输入端接510Ω的小电阻到地相当于接低电平###输入端悬空会造成逻辑出错###噪声容限与电源电压有关
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
