可编程逻辑器件及应用 第三章_智慧树知到答案2021年

第三章 模块结构和数据类型：⑴了解模块的基本构成； ⑵掌握模块调用的两种方式； ⑶深入理解三种描述方式的使用； ⑷掌握Verilog HDL的基本词法； ⑸掌握数字的表示； ⑹掌握不同类型的变量声明和使用。3.1模块的结构:本节介绍模块的基本构成，学习使用结构化描述调用子模块的方法，深入理解三种描述方式的执行机制。
3.2数据类型及其常量和变量:本节介绍Verilog HDL的基本词法，学习Verilog HDL中数字的表示方式，掌握参数型、线网型和寄存器类型变量的声明和使用。

[单选题]在Verilog HDL中，下列标志符不合法的是（ ） 选项:[9moon
, state0
, Not_Stack_0
, signall
]
[单选题]关于Verilog HDL中的模块调用，下列说法错误的是（ ） 选项:[在模块调用时，端口可以采用顺序相对应和形参实参相对应两种方式
, 在模块调用时，必须严格按照模块定义的端口顺序来连接
, 在模块调用时，端口是两个模块联系的通道
, 在语句“Mydesign design(port1,port2)；”中，被调用的模块名称为Mydesign
]
[单选题]下列Verilog HDL语句中，数据类型定义与注释矛盾的是（ ） 选项:[reg [0:3] myreg; //myreg为4位寄存器类型变量
, reg [1:5] areg; //areg为4位寄存器类型变量
, wire [3:0] sat; //sat为4位线网类型变量
, reg [15:0] memory; //memory为16位寄存器类型变量
]
[单选题]行为描述中被赋值的变量必须声明为（ ） 选项:[均有可能波
, 寄存器类型
, 线网类型
, 参数类型
]
[单选题]下列不属于端口类型说明关键字的是（ ） 选项:[inout
, duplex
, input
, output
]