第五章单元测试
- IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（ ）
- 综合是EDA设计流程的关键步骤，在下面对综合的描述中，（ ）是错误的。
- 基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→（ ）→综合→适配→时序仿真→编程下载→硬件测试。
（）是EDA设计流程的关键步骤。
- 在EDA中，IP的中文含义是（ ）
A:其余都对
B:软IP
C:硬IP
D:固IP
答案:软IP
A:综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
B:综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。
C:综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件。
D:为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。
A:配置
B:逻辑综合
C:时序仿真
D:功能仿真
A:适配 B:测试 C:设计输入 D:综合
A:在系统编程
B:没有特定意义
C:知识产权核
D:网络供应商
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
