EDA技术与应用章节测试课后答案2024秋

第六章单元测试

1. 仿真中，下述clk信号值变化，将触发上升沿事件的有：（ ）。

A:XZ
B:Z1
C:01
D:0Z

答案:Z1
###01
###0Z


2. 由nand门可构建出所有数字逻辑。（ ）

A:错 B:对
内容已经隐藏，点击付费后查看
3. Latch是边沿敏感，DFF是电平敏感。（ ）

A:错 B:对
内容已经隐藏，点击付费后查看
4. always@()语法中，敏感列表不完整，可能导致仿真与综合结果不一致。 （ ）

A:错 B:对
内容已经隐藏，点击付费后查看
5. DFF是Verilog语言的内建原语，可以直接例化使用。 （ ）

A:错 B:对
内容已经隐藏，点击付费后查看
• «
• 1
• 2
• 3
• 4
• 5
• 6
• 7
• 8
• 9
• »