提示:内容已经过期谨慎付费，点击上方查看最新答案
计算机组成与设计
- 某计算机字长 32位，下列地址属性中属于按双字长边界对齐的是( )
- 在Cache的替换算法中，最好的体现了局部性原理的是（ ）
- 某计算机主频为1.2 GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。
该机的MIPS数是（ ） - 在采用增量计数器法的微指令中，下一条微指令的地址（ ）。
- 假设CPU执行某段程序，访问Cache命中800次，访问主存15次，Cache的存取周期25ns，主存的存取周期120ns，则cache-主存的命中率、效率、平均访问时间为（ ）
- 在下述有关不恢复余数除法何时需恢复余数的说法中，正确的是（ ）。
- 某机器指令格式如下所示：
X为寻址特征位
设取指周期后寄存器内容：（PC）=44A1H，（R1）=1022H，（R2）=5553H（H代表十六进制数），请确定指令B381H的寻址方式和有效地址为（ ） - 设相对寻址的转移指令占3个字节，第一个字节是操作码，第二三个字节是相对位移量，用补码表示。每当CPU从存储器取出一个字节时，自动完成PC+1—＞PC, 若当前PC为3000H，指令JMP *L（*是相对寻址特征）要转移到2FF8H，该指令的第二三个字节内容是（ ）
- 下图为补码一位乘法原理图
正确的是 （ ） - 存储器中地址号分别为1000#、1001#、1002#、1003的4个连续存储单元，分别保存的字节数据是1A、2B、3C、4D，如果数据字长为32位,存储器采用的是小端对齐模式，则这4个存储单元存储的数据值应被解析为（ ）
- 某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（ ）次中断请求。
- 假定带符号整数采用补码表示，若int型变量x和y的机器数分别是FFFF FFDFH和0000 0041H，则x、y的值以及x - y的机器数分别是（ ）
- 指令的一般格式为（ ）
- 三种集中式总线控制中，（ ）方式对电路故障最敏感。
- 在取指令操作之后，程序计数器中存放的是（ ）
- 在原码加减交替除法中，符号位单独处理，参加操作的数是（ ）。
- 有如下C语言程序段：
for ( k = 0; k ＜ 1000; k++ )
a[k] = a[k] + 32;
若数组a及变量k均为int型，int型数据占4 B，数据Cache采用直接映射方式、数据区大小为1 KB、块大小为16 B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为（ ） - 垂直型微指令的特点是（ ）。
- 响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，
Ⅰ．关中断
Ⅱ．保存通用寄存器的内容
Ⅲ．形成中断服务程序入口地址并送PC
还包括（ ） - 指令寄存器的位数取决于（ ）。
- 某C语言程序段如下：
for ( i = 0; i ＜= 9; i++ ) {
temp = 1;
for ( j = 0; j ＜= i; j++ ) temp *= a[i];
sum += temp;
}
下列关于数组a的访问局部性的描述中，正确的是（ ） - 某机器的微指令格式中，共有6个控制字段，每个字段可分别激活16、3、8、6、24、4中的控制信号，若采用直接字段编码方式，则微指令的操作控制字段应该取（ ）
- 某存储器容量为64 KB，按字节编址，地址4000H～5FFFH为ROM区，其余为RAM区。若采用8 K× 4位的SRAM芯片进行设计，则需要该芯片的数量是（ ）
- 假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（ ）
- 系统总线中地址线的功能，下面说法正确的是（ ）。
- 若缓存的工作速度是主存的5倍，命中率是90%，则采用缓存后，存储器的性能是原来的（ ）
- 在中断接口电路中，向量地址可通过（ ）送至CPU。
- 总线复用方式可以（ ）。
- 某CPU的主频是10MHz，若已知每个机器周期平均包含5个时钟周期，该机的平均执行速度是1MIPS，则该机的平均指令周期为（ ）微妙。
- 水平型微指令的特点是（ ）。
占用CPU时间最少的传送方式是（ ）
- 在DMA传送过程中，实现总线控制的部件是（ ）
- 程序控制类指令的功能是（ ）。
- 下列关于CaChe的说法中，错误的是（ ）
- 若x = 103，y = -25，则下列表达式采用8位定点补码运算实现时，会发生溢出的是（ ）
- 下列寄存器中，汇编语言程序员可见的是（ ）
- DMA方式用于（ ）之间的数据传送
- 由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（ ）
- 中断服务处理程序的最后一条指令是（ ）
- I/O采用统一编址时，进行输入输出操作的指令是（ ）。
- 以下不属于立即数寻址特点的是（ ）
- 某指令功能为R[r2]←R[r1]+M[R[r0]]，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，
Ⅰ．通用寄存器组（GPRs） Ⅱ．算术逻辑部件（ALU）
Ⅲ．存储器（Memory） Ⅳ．指令译码器（ID）
该指令在取数及执行过程中需要用到的是（ ） - 取指周期的目的是取指令，下述关于中断隐指令错误的是（ ）
- 直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是（ ）。
- QPI总线是一种点对点全双工同步串行总线，总线上的设备可同时接收和发送信息，每个方向可同时传输20位信息（16位数据+4位校验位），每个QPI数据包有80位信息，分2个时钟周期传送，每个时钟周期传送2次。因此，QPI总线带宽为：每秒传送次数× 2 B × 2。若QPI时钟频率为2.4 GHz，则总线带宽为（ ）
- 下列与指令字长无关的是（ ）
- 以下关于指令周期的描述，正确的是（ ）
- 若某设备中断请求的响应和处理时间为100 ns，每400 ns发出一次中断请求，中断响应所允许的最长延迟时间为50 ns，则在该设备持续工作过程中，CPU用于该设备的I/O时间占整个CPU时间的百分比至少是（ ）
- 在采用“取指、译码/取数、执行、访存、写回”5段流水线的处理器中，执行如下指令序列，其中s0、s1、s2、s3和t2表示寄存器编号。
I1: add s2, s1, s0 // R[s2]←R[s1] + R[s0]
I2: load s3, 0(t2) // R[s3]←M[R[t2] + 0]
I3: add s2, s2, s3 // R[s2]←R[s2] + R[s3]
I4: store s2, 0(t2) // M[R[t2] + 0]←R[s2]
下列指令对中，不存在数据冒险的是（ ） - 冯·诺依曼结构计算机中数据采用二进制编码表示，
Ⅰ．二进制的运算规则简单
Ⅱ．制造两个稳态的物理器件较容易
Ⅲ．便于用逻辑门电路实现算术运算
其主要原因是（ ） - 定点数的除法运算中，叙述正确是（ ）
- 下列可用于评价计算机系统性能的指标是 （ ）
- 浮点数在计算机的表示形式中，阶码m位，尾数n位，Jf、Sf分别表示阶码和尾数的符号，下列表述正确的是（ ）
- 以下说法错误的是（ ）
- 符合存储体系构建思想的是( )
- 设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（ ）
- DMA 接口的功能为（ ）
- DMA方式下，关于预处理，下列叙述正确的为（ ）
- 下列关于数据通路的叙述中，正确的是（ ）
- 控制单元的常见控制方式一般包括（ ）
A:存储器地址线最低为0 B:存储器地址线低二位全部为0 C:存储器地址线低三位取值随意 D:存储器地址线低三位全部为0
答案:存储器地址线低三位全部为0
A:近期最少访问算法 B:先进先出算法 C:三种方式都一样 D:随机算法
答案:近期最少使用算法(LRU)
A:600 B:200 C:100 D:400
答案:500
A:在程序计数器 B:在当前的微指令中 C:在微指令地址计数器中 D:在CPU中
答案:在微指令地址计数器中
A:0.9815 93.46% 27.250 B:0.9815 93.46% 26.748 C:0.9800 22.29% 27.250 D:0.9800 22.29% 26.748
答案:0.980492.73%21.568
A:最后一次余数为0时，要恢复一次余数 B:最后一次余数为负时，要恢复一次余数 C:任何时候都不恢复余数 D:最后一次余数为正时，要恢复一次余数
A:相对寻址 4522H B:相对寻址 4422H C:直接寻址 81H D:寄存器间接寻址 1022H
AI参考:通过对题目中给出的指令进行分析，该指令中的地址码部分为B381H，由于该位为寻址特征位，因此需要确定该指令的寻址方式和有效地址。根据寄存器内容（PC）=44A1H，（R1）=1022H，（R2）=5553H，可以得出该指令为相对寻址，有效地址为（PC）+81H=4422H。因此，正确答案为B：相对寻址 4422H。'
A:FFF7H B:FFF8H C:FFF6H D:FFF5H
A:A: 求补电路 B:[X]补 C:部分积寄存器 D:异或门 B:A: 取反电路 B:|X| C:部分积寄存器 D:与门 C:A: 取反电路 B:[X]补 C:部分积寄存器 D:与门 D:A: 求补电路 B:|X| C:部分积寄存器 D:异或门
AI参考:根据题目描述，补码一位乘法原理图，正确的选项应该是部分积寄存器。在补码乘法中，我们需要对乘积进行修正，以便得到正确的结果。这部分工作由部分积寄存器完成。因此，选项C是正确答案。'
A:D4C3B2A1 B:1A2B2C3D C:A1B2C3D4 D:4D3C2B1A
A:N /（X + Y）N B:max[1 / X ,1 / Y] C:min[1 / X ,1 / Y] D:N /（NX + Y）
A:x = -33，y = 65，x - y的机器数为FFFF FF9DH B:x = -33，y = 65，x - y的机器数为FFFF FF9EH C:x = -65，y = 41，x - y的机器数溢出 D:x = -65，y = 41，x - y的机器数为FFFF FF96H
A:操作码字段和海明码字段 B:操作码字段和纠错码字段 C:海明码字段和地址码字段 D:操作码字段和地址码字段
AI参考:正确选项是D:操作码字段和地址码字段。指令的一般格式包括操作码字段和地址码字段，用于表示指令所要执行的操作和操作对象的位置等信息。操作码字段用于指示指令所要执行的操作类型，如算术运算、逻辑运算、移动、位移等；地址码字段则用于指定操作数或操作结果的地址。而海明码和纠错码通常用于数据传输中的校验，与指令格式无关。因此，选项D是正确的答案。'
A:其它都不对 B:计数器定时查询 C:链式查询 D:独立请求
A:当前指令的数据 B:下一条指令的地址 C:下一条指令的数据 D:当前指令的地址
A:绝对值 B:补码。 C:原码 D:绝对值的补码
A:2.5% B:25% C:1.25% D:12.5%
AI参考:选项 C: 1.25%程序段 `for ( k = 0; k < 1000; k++ ) a[k] = a[k] + 32;` 中，对数组 `a` 中的每个元素进行了操作，包括访问数组元素和修改其值。数据Cache采用直接映射方式，意味着一个缓存块只能存储一个数据项。因此，当程序访问数组元素时，如果该元素不在Cache中，就需要从主存中读取数据并将其加载到Cache中，这个过程称为Cache缺失。假设数组 `a` 的大小为 `1KB = 1024B`，程序段执行过程中访问数组 `a` 的次数约为 `1000/1024 = 98%`。由于Cache采用直接映射方式，一个缓存块只能存储一个数据项，因此每次访问数组元素都会导致Cache缺失。根据上述信息，可以计算出程序段执行过程中访问数组 `a` 的Cache缺失率约为：缺失率 = (访问次数 - 在Cache中的次数) / 访问次数= (98% - 1%) / 98%≈ 1.25%因此，选项 C: 1.25% 是正确答案。'
A:微指令格式垂直表示 B:采用微指令码 C:控制信号经过编码产生 D:采用微操作码
A:仅Ⅰ、Ⅱ B:Ⅰ、Ⅱ、Ⅲ C:仅Ⅰ、Ⅲ D:仅Ⅱ、Ⅲ
A:指令字长 B:存储器的容量 C:存储字长。 D:机器字长
A:有时间局部性，无空间局部性 B:无时间局部性，有空间局部性 C:时间局部性和空间局部性皆无 D:时间局部性和空间局部性皆有
AI参考:正确选项是【B:无时间局部性，有空间局部性】。程序段中，外层循环控制循环次数，内层循环在每次循环中都访问了数组a[i]，且每次循环中数组a的访问顺序是确定的，因此具有空间局部性。但是，内层循环中每次访问数组a的值都依赖于外层循环变量i的值，因此不存在时间局部性。因此，选项B“无时间局部性，有空间局部性”是正确的描述。选项A、C、D都不符合程序段中数组a的访问规律。'
A:61 B:19 C:28 D:22
A:14 B:16 C:7 D:8
A:55秒 B:60秒 C:70秒 D:65秒
A:用于选择进行信息传输的设备 B:用于选择外存地址 C:用于指定主存和I/O设备接口电路的地址 D:用于选择主存单元地址
A:3.57 B:5 C:1.75 D:4
A:状态线 B:数据线 C:地址线 D:控制线
A:减少总线中信号线数量 B:增加总线功能 C:提高CUP利用率。 D:提高总线传输带宽
A:1 B:0.1 C:0.25 D:0.5
A:微指令的格式简短 B:一次可以完成多个操作 C:微指令的操作控制字段不进行编码 D:微指令的格式较长
A:程序查询方式 B:程序中断方式 C:DMA方式 D:其他选项都不对
A:CPU B:DMA控制器 C:I/O设备 D:存储器
A:一定是自动加+1 B:进行主存和CPU之间的数据传送 C:改变程序执行的顺序 D:进行CPU和设备之间的数据传送
A:分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置 B:CaChe对程序员透明 C:CaChe行大小与主存块大小一致 D:读操作也要考虑CaChe与主存的一致性问题
A:x – y B:x + y C:- x – y D:- x + y
A:存储器地址寄存器 B:程序计数器 C:指令寄存器 D:存储器数据寄存器
A:CPU与I/O B:I/O设备与主存 C:I/O设备间 D:CPU与主存
A:-32 B:-3 C:-125 D:-126
A:中断返回指令 B:入栈指令 C:转移指令 D:出栈指令
AI参考:正确选项是【中断返回指令】。中断服务处理程序在执行完相关操作后，需要返回到之前的中断入口，继续执行下一条指令，因此需要使用中断返回指令，将程序的执行权交还给系统。中断返回指令通常会保存中断服务程序过程中用到的寄存器值，以便在下次中断时可以恢复这些值。其他选项如入栈指令、转移指令和出栈指令，与中断服务处理程序的最后一条指令无关。'
A:输入输出指令 B:访存指令 C:控制指令 D:程序指令
A:操作数范围受指令字长限制 B:指令中的形式地址是操作数的实际地址 C:该类型指令执行时不需要访问内存 D:取指令的同时就取回了操作数
AI参考:正确选项是：C:该类型指令执行时不需要访问内存。立即数寻址是指通过直接给指令提供操作数的方式来完成程序的执行，操作数范围受指令字长限制，指令中的形式地址是操作数的实际地址，取指令的同时就取回了操作数。因此，立即数寻址的特点包括需要访问内存、需要取回操作数等。而本题中提到的C选项“该类型指令执行时不需要访问内存”不属于立即数寻址的特点。因此，答案为C。'
A:仅Ⅱ、Ⅲ、Ⅳ B:仅Ⅰ、Ⅲ、Ⅳ C:仅Ⅰ、Ⅱ D:仅Ⅰ、Ⅱ、Ⅲ
A:中断隐指令完成恢复现场的功能 B:指令系统没有中断隐指令 C:中断隐指令在中断周期由硬件完成 D:中断隐指令完成保护断点、转移到中断处理程序入口、关中断
AI参考:选项B是错误的。中断隐指令是在指令集中已经定义的，并不是指令系统没有中断隐指令。其他选项都是正确的，描述了中断隐指令的作用和实现方式。因此，正确答案是B:指令系统没有中断隐指令。'
A:立即、间接、直接 B:立即、直接、间接 C:直接、立即、间接 D:直接、间接、立即
A:4.8 GB/s B:19.2 GB/s C:9.6 GB/s D:38.4 GB/s
AI参考:答案：B根据题目中的描述，QPI总线带宽为每秒传送次数 × 2B × 2，其中每秒传送次数与QPI时钟频率有关。已知QPI时钟频率为2.4GHz，则每秒传送次数即为2.4GHz的倒数，即每秒传送次数 = 1/2.4GHz = 4.166666666666667E-09。根据题目中给出的信息，每个QPI数据包有80位信息，分2个时钟周期传送，每个时钟周期传送2次，因此每个数据包需要的时间为$2 \times 2 \times 80 \times 10^{- 6} = 0.00032$秒。根据带宽的计算公式，带宽 = 每秒传送次数 × 2B × 2，带入数据可得带宽 = 4.166666666666667E-09 × 2B × 2 = 4.16666666667B × 2 = 8.33333333334B，即带宽为8B。已知总线上的设备可同时接收和发送信息，每个方向可同时传输20位信息（包括16位数据+4位校验位），因此总线带宽应为每个方向带宽的两倍，即每个方向的带宽为$8 div 2 = 4$B。根据带宽的定义，带宽表示每秒传输的数据量，即传输速度，因此可以将带宽转换为数据传输速率单位GB/s。已知每个方向的带宽为4B，则总带宽为$4 \times 10^{9} = 4 \times 1$GB/s = 4GB/s。因此，正确选项为B：19.2 GB/s。'
A:操作数地址码的个数 B:数据总线宽度 C:操作数地址码的长度 D:操作码的长度
A:CPU保存一条指令的时间 B:CPU取出一条指令的时间 C:CPU取出并执行一条指令的时间 D:CPU执行一条指令的时间
A:25% B:12.5% C:37.5% D:50%
A:I2和I4 B:I3和I4 C:I2和I3 D:I1和I3
A:仅Ⅰ、Ⅱ B:Ⅰ、Ⅱ和Ⅲ C:仅Ⅱ、Ⅲ D:仅Ⅰ、Ⅲ
A:小数除法的商为小数，整数除法的商为整数 B:补码除法运算中，符号和数值一块参与运算 C:原码除法运算中，商符和商值分开运算 D:除法中的移位为逻辑移位
AI参考:正确选项为：B:补码除法运算中，符号和数值一块参与运算解释：A：小数除法的商为小数，整数除法的商为整数，这个说法是正确的，但并不是定点数除法运算的特性。C：原码除法运算中，商符和商值分开运算，这个说法也是正确的，但也不是定点数除法运算的特性。D：除法中的移位为逻辑移位，这个说法也正确，但在定点数除法运算中，移位操作主要是逻辑移位，是为了方便后续处理而进行的移位。在定点数除法运算过程中，没有进行符号位的比较等操作。但是，只有B是定点数除法运算的特性，因为在补码除法运算中，符号和数值一块参与运算，这是补码除法运算的特性。其他选项在定点数除法运算中不一定成立。'
A:CPI B:IPC C:MIPS D:字长
A:位数m反映了浮点数的表示范围 B:位数n反映了浮点数的精度 C:Jf决定了小数点的实际位置 D:Jf和m共同决定了小数点的实际位置
AI参考:正确选项为B，C。解析如下：A：浮点数在计算机中的表示形式，其中位数m位主要反映的是阶码的大小范围，而不是表示范围。B：浮点数的精度主要取决于尾数n位，n位尾数可以表示的数值范围更广，精度更高。C：Jf决定了浮点数的阶码部分的实际位置，也就是小数点的位置。D：m位阶码和Jf共同决定了小数点的实际位置，m位阶码主要决定了小数点的相对位置，而Jf决定了小数点具体的实际位置。所以选项B和C是正确的。'
A:尾数部分只进行乘法和除法运算 B:定点补码一位乘法运算中，被乘数也要右移 C:浮点数的正负有阶码的符号决定 D:定点原码一位乘法运算中，乘积的符号有两数的符号位异或得到
AI参考:正确选项是：D：定点原码一位乘法运算中，乘积的符号有两数的符号位异或得到。定点原码一位乘法运算中，乘积的符号由两个数的符号位按“与”逻辑得到，而不是异或逻辑。因此选项D是错误的。其他选项都是正确的。A选项说明了尾数部分只进行乘法和除法运算；B选项说明了定点补码一位乘法运算中，被乘数也要右移；C选项说明了浮点数的正负由阶码的符号决定。'
A:编程采用分支结构 B:空间局部性 C:时间局部性 D:编程采用顺序结构
A:对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路 B:采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路 C:采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路 D:采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路
A:DMA 传送结束时，给出操作完成信号 B:处理总线控制权的转交 C:管理系统总线、控制数据传送 D:向CPU申请DMA传送
AI参考:正确选项为：A、DMA 传送结束时，给出操作完成信号；B、处理总线控制权的转交；C、管理系统总线、控制数据传送。DMA接口的功能包括：1. DMA传送结束时，给出操作完成信号，表示数据传输已经完成。2. 处理总线控制权的转交，即DMA接口在执行DMA传输时，会暂时控制总线，并转交控制权。3. 管理系统总线、控制数据传送，即DMA接口需要管理和控制总线上的数据传送，包括数据的输入和输出。选项D虽然提到了向CPU申请DMA传送，但这并不是DMA接口的主要功能。所以选项A、B、C是正确的选项。'
A:通过几条输入输出指令预置传送信息 B:通知DMA控制逻辑传送方向 C:设备地址送入 DAR D:主存地址送入AR，传送字数送入WC
AI参考:正确选项为ABD。在DMA方式下，预处理需要完成以下操作：通过几条输入输出指令预置传送信息；通知DMA控制逻辑传送方向；设备地址送入DAR；主存地址送入AR，传送字数送入WC。C选项描述错误，因为设备地址不是直接送入DAR，而是需要按照一定的协议进行交换。'
A:同一指令在执行的不同阶段使用的数据路径不同 B:数据通路是指令周期内信息传输的路径 C:不同数据路径不能使用相同的功能部件 D:不同指令执行使用的数据通路可以不同
A:同步控制方式 B:人工控制方式 C:联合控制方式 D:异步控制方式
温馨提示支付 ￥2.50 元后可查看付费内容,请先翻页预览!
