第二章 EDA技术设计与应用基础：利用EDA技术进行电子系统的设计与应用，首先应该熟悉EDA软件开发工具和EDA实验开发系统的使用，而利用典型实例进行学习则是一种非常有效的方法。本章首先概括地学习VHDL程序基本结构，其次学习常用EDA工具软件安装指南，接着学习常用EDA工具软件操作的用例——VHDL源程序和VHDL仿真测试程序，再接着以实例的形式重点学习Altera Quartus Ⅱ等常用EDA工具软件的使用，包括源程序的输入、有关仿真、管脚的锁定、逻辑综合与适配、编程下载等操作步骤与方法。最后学习EDA实验开发系统的工作原理和具体使用，包括：（1）通用EDA实验开发系统的基本组成、性能指标、工作原理以及其一般使用方法（2）GW48系列EDA实验开发系统的工作原理及其使用方法；（3）EDA实验开发系统的具体使用实例。2.1VHDL程序基本结构:VHDL程序基本结构：本节将学习VHDL程序基本结构，具体包括：（1）VHDL程序的基本结构：VHDL程序应描述的内容；VHDL程序设计举例；VHDL程序的基本结构；（2）库、程序包的使用说明：库、程序包的作用，库的种类，程序包的种类，库、程序包使用说明；（3）实体描述；结构体描述；结构体配置。[单选题]类属参量常用来动态规定一个实体端口的大小，或设计实体的物理特性，或结构体中的总线宽度，或设计实体中、底层中同种元件的例化数量等。选项:[错, 对]
2.2常用的EDA工具软件的操作用例:常用EDA工具软件操作用例：本节将学习常用EDA工具软件操作用例，具体包括：（1）4位十进制计数器电路的VHDL程序设计：系统设计要求，系统设计思路，主要VHDL源程序设计与分析，学习扩展练习；（2）计数动态扫描显示电路的设计：系统设计要求，系统设计思路，主要VHDL源程序设计与分析，学习扩展练习；（3）EDA仿真测试模型及程序：EDA仿真测试模型，EDA仿真的基本步骤，EDA仿真测试程序。
2.3常用的EDA工具软件的安装指南:常用EDA工具软件安装指南：本节将学习常用EDA工具软件安装的要点和注意事项，具体包括：硬软件配置的选择；EDA软件的安装，授权文件的准备，软件授权的设置，环境变量的设置；驱动程序的安装。
2.4常用EDA工具软件操作指南:Altera QuartusⅡ操作指南：本节将学习Altera QuartusⅡ操作指南，具体包括：（1）EDA软件的学习方法探讨；（2）初步认识Quartus Ⅱ：Quartus Ⅱ软件简介；Quartus Ⅱ的主界面；Quartus Ⅱ的主要操作；（2）QuartusⅡ的基本操作：文件及工程建立；工程实现的设置；工程编译及分析；工程仿真及分析；芯片管脚的锁定；编程下载及验证；（3）Quartus Ⅱ的综合操作：原理图绘制、工程仿真及分析；高版本Quartus Ⅱ的仿真：设置仿真工具、设置仿真平台、仿真类型选择、仿真类型选择。（4）Quartus Ⅱ的SOPC开发：SOPC开发的基础知识、SOPC的硬件开发、SOPC的软件开发、SOPC的开发体会。
2.5EDA的实验开发系统的使用:EDA实验开发系统：本节将学习EDA实验开发系统的基本组成、基本原理与具体使用，具体包括：（1）通用EDA实验开发系统的工作原理和使用方法：EDA实验开发系统的基本组成；EDA实验开发系统的性能指标；通用EDA实验开发系统的工作原理；通用EDA实验开发系统的使用方法；（2）GW48系列EDA实验开发系统的使用方法：GW48系列EDA实验开发系统简介；GW48实验电路结构图；GW48系统结构图信号名与芯片引脚对照表；GW48系列EDA实验开发系统使用步骤；（3）通过4位十进制计数器电路CNT9999和8位二进制并行加法器ADDER8B等2个实例来学习EDA实验开发系统的具体使用。
[多选题]程序包（ ）重载了可用于INTEGER型及STD_LOGIC和STD_ LOGIC_VECTOR型混合运算的运算符，并定义了一个由STD_LOGIC_VECTOR型到INTEGER型的转换函数。选项:[STD_LOGIC_ARITH, STD_LOGIC_SIGNED, STD_LOGIC_1164, STD_LOGIC_UNSIGNED]
[单选题]每个实体可以有多个结构体，每个结构体对应着实体不同结构和算法实现方案。对于具有多个结构体的实体，必须用（ ）配置语句指明用于综合的结构体和用于仿真的结构体。选项:[ENTITY, CONFIGURATION, ARCHITECTURE, CONSTANT]
[单选题]在实际的数字集成电路中，（ ）端口模式相当于双向引脚，它由一个普通输出端口(OUT)加入三态输出缓冲器和输入缓冲器构成的。选项:[INOUT, BUFFER, OUT, IN]
[单选题]决定仿真运行时间的长短和时钟信号的最高频率的两个参数分别是仿真运行时长和波形文件最小时间单位。选项:[错, 对]
[单选题]STANDARD程序包中定义了许多基本的数据类型、子类型和函数，该程序包可以不用USE语句另作声明。选项:[错, 对]
[单选题]Nios Ⅱ处理器系列包括了快速的(Nios Ⅱ/f)、经济的(Nios Ⅱ/e)和标准的(Nios Ⅱ/s)三种内核，每种都针对不同的性能范围和成本。选项:[对, 错]
[单选题]对于共阳极接法的七段数码显示管，要想在数码管上显示数字3，那么其显示码应为0100111。选项:[对, 错]
[单选题]在进行管脚锁定时，要想建立变化的I/O资源与特定的芯片管脚编号的联系，包括的步骤有：①变化的I/O资源；②电路结构图；③插座号；④管脚对照表；⑤特定的芯片管脚号。管脚锁定实现步骤的先后顺序为（ ）选项:[①②③④⑤, ③④①②⑤, ②①③⑤④, ⑤④③②①]
[单选题]锁定引脚后不必再编译一次，即可将引脚锁定信息应用到最终的下载文件中。选项:[对, 错]
[单选题]原理图设计的主要操作有：添加元件、移动元件、添加连线、添加网络名、添加输入/输出端口。选项:[对, 错]
[单选题]在Quartus Ⅱ的主菜单下，执行【Tools】→【Run Simulation Tool】命令，可以进入进行RTL仿真和门级仿真的操作界面。选项:[对, 错]
[单选题]在数据动态扫描显示电路DTCNT9999的程序设计中，输出端口COM的作用是控制数码管是否有效；输出端口SEG的作用是控制数码管显示的数字。选项:[错, 对]
[单选题]EDA仿真测试程序，核心功能部分，一般包括两个部分：① 根据测试的各种要求，通过各种赋值语句给被测试系统提供各种测试输入信号；② 通过元件例化语句建立被测试系统与测试平台内输入信号和输出信号的映射关系。选项:[对, 错]
[单选题]芯片的管脚锁定就是将设计实体的管脚与目标芯片特定的可输入输出管脚建立一一映射的过程。它包括两个方面：一是需设定未用的管脚；二是根据需要进行管脚的锁定。选项:[错, 对]
[单选题]测试平台的设计实体说明，由于没有有关的类属说明和端口说明，所以可以省略不写。选项:[对, 错]
[单选题]对含有多个模块多个层次的设计与测试，通常按照自底向上的方法进行设计与测试，也就是先进行低层次各模块的设计与测试，待低层次各模块的设计与测试完毕后再进行顶层模块的设计与测试。选项:[错, 对]
[单选题]TEXTIO程序包定义了支持文本文件操作的许多类型和子程序。该程序包可以不用USE语句另做声明。选项:[对, 错]
[单选题]由于先有新的操作系统，再有基于该操作系统开发的各种EDA专业软件，因此操作系统的选择应尽量选择低些的版本。选项:[错, 对]
[单选题]Quartus Ⅱ软件工程实现设置主要包括指定目标器件、编译过程设置、EDA工具选择、逻辑分析与逻辑综合设置、逻辑适配设置、仿真设置等。选项:[对, 错]
[多选题]授权方式一般有（ ）选项:[评估授权, 固定授权, 浮动授权]
[单选题]在元件例化时，下列语句中能正确表示将某元件的端口A端口与系统中其他模块的端口S关联起来的是（ ）选项:[A=S, A=>S, S=>A, S=A]
[单选题]已知标号为U1的元件MYNAND2的输入端口为A和B，输出端口为Y，现要用MYNAND2例化产生一个新的系统（A1、B1为输入端口、Y1为输出端口），要求MYNAND2的A与系统的A1关联，B与系统的B1关联，Y与系统的Y1关联，下列端口映射语句语法正确的是（ ）选项:[U1: MYNAND2 PORT MAP(A=A1,B=B1,Y=Y1), U1: MYNAND2 PORT MAP(A=>A1,B=>B1,Y=>Y1), U1: MYNAND2 PORT (A=>A1,B=>B1,Y=>Y1)
, U1: MYNAND2 MAP(A=>A1,B=>B1,Y=>Y1)]
[单选题]STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包的区别是，STD_LOGIC_SIGNED中定义的运算符考虑到了符号，是有符号数的运算，而STD_LOGIC_UNSIGNED则正好相反。选项:[错, 对]
[单选题]CLK'EVENT AND CLK='1'表示CLK的 ( )选项:[下降沿, 低电平, 高电平, 上升沿]
[单选题]对于共阴极接法的七段数码显示管，如果显示码为0000110，那么在数码管上会显示数字1。选项:[错, 对]
[单选题]若某端口定义为“CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);”，则CQ的数据类型为（ ）选项:[1位的标准逻辑位矢量, 4位的标准逻辑位矢量, 常量, 信号]
[单选题]英文“Gate Level Simulation”表示是门级仿真。选项:[错, 对]
[单选题]如果已经新建了波形文件，但是进行仿真操作时却提示找不到仿真文件，可能的原因是：（1）波形文件未存盘；（2）波形文件未存入指定工程目录下。选项:[对, 错]
