第九章测试1.
JK触发器在CP作用下,要使Qn+1=Qn,输入信号必为( )。
A: B:
C: D:
答案:C
2.
对于边沿触发的D触发器,下面( )是正确的。
A:输出的状态不取决于D输入 B:输出状态的改变发生在时钟脉冲的边沿 C:要输出的状态取决于D输入 D:输出跟随每一个时钟脉冲的输入 3.
用n只触发器组成计数器,其最大计数模为 。
A: B: C: D: 4.
电路如图所示,假设电路中各触发器的当前状态Q2 Q1 Q0为100,请问在时钟作用下,触发器下一状态Q2 Q1 Q0为 。
A:100 B:000 C:011 D:101 5.
在下列逻辑电路中,不是组合逻辑电路的有( )。
A:编码器 B:寄存器 C:译码器 D:全加器 6.
十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。
A:对 B:错 7.
74LS161状态如图所示,下一个脉冲过后,Q3Q2Q1Q0=( )。
A:1010 B:1000 C:1001 D:1011 8.
用74LS90构成十进制计数器,有( )种连接方式。
A:1 B:4 C:2 D:3 9.
下图要完成10进制计数器,数据端数据D3D2D1D0=( )。
A:1001 B:1010 C:1011 D:1000 10.
电路如图所示。该电路实现( )进制计数器。
A:5 B:7 C:6 D:4
温馨提示支付 ¥3.00 元后可查看付费内容,请先翻页预览!