山东科技大学
- 当使用STM32的外部中断线时，相应的引脚必须配置成输入模式。（ ）
- 由于EXTI为外部电平触发的中断，因此在触发中断后不需要清除中断标志位。（ ）
- 函数GPIO_ReadInputDataBit，本质上操作的是ODR寄存器。（ ）
- 每个中断线可以设置为上升沿触发，下降沿触发，双边沿触发三种触发方式。（ ）
- STM32F103ZET6的112个IO口共对应16条外部中断线，这些外部中断线又对应7个中断向量。（ ）
- STM32芯片内部集成的12位ADC是一种逐次逼近型模拟数字转换器，具有16个通道个通道，可测量16个外部和5个内部信号源。（ ）
- 8080并口读时序中，以RD作为数据传输的时钟线，数据只能在其低电平时期改变，并在上升沿锁存到数据线上。（ ）
- ADC的输入时钟不得超过14MHz，其时钟频率由PCLK2分频产生。（ ）
- OLED片选信号CS引脚有效电平为低电平。（ ）
- 使用USART1，串口时钟PCLK2为72MHz时，为产生115200的波特率，应将串口波特率寄存器USART_BRR的值设置为（十进制）39.0625。（ ）
- 预分频器可以将计数器的时钟频率按1到65536之间的任意值分频。（ ）
- STM32的ISP下载，只能使用串口1，也就是对应串口发送接收引脚PA9,PA10。（ ）
- STM32F103的IO口中PA0-PA15对应外部中断线0。（ ）
- 关键字static只能用于变量定义。（ ）
- STM32处理器的LQPF100封装芯片的最小系统只需7个滤波电容作为外围器件。（ ）
- 计数器、自动装载寄存器和预分频器寄存器可以由软件读写，即使是在计数器正在运行的状态下。（ ）
- STM32的USART可以通过配置定时器来产生可变的波特率。（ ）
- 8080并口通信中，命令/数据标志线为DC，高电平代表读写数据，低电平代表读写命令。（ ）
- 在向上计数模式中，计数器从0计数到自动装载值，然后重新从0开始计数并且产生一个计数器溢出事件。（ ）
- AT24C02的存储容量是256个字节。（ ）
- 端口输入数据寄存器位[15:0]是只读的，并且仅能按字访问，它们包含相关I/O端口的输入值。（ ）
- 外部中断执行任务后需要调用EXTI_ClearITPendingBit（）函数清除EXTI线的中断标志位。（ ）
- STM32生成PWM时，其周期由ARR寄存器的值决定，占空比由CCR寄存器的值决定。（ ）
- Cortex-M3体系架构中，有两个区中实现了位带：一个是SRAM区的最低1MB范围，第二个则是片内外设区的最低1MB范围。（ ）
- TIM1具备16位可编程预分频器，时钟频率的分频系数为0-65535之间的任意数值。（ ）
- ADC的外部通道在转换时又分为规则通道和注入通道两种。（ ）
- 8080并口通信协议中，CS是片选信号线，D/C（或R/S）线是数据/命令选择线。（ ）
- Cortex-M3体系架构中，有了位带位操作后，可以使用普通的加载/存储指令来对单一的比特进行读写。（ ）
- IIC 串行总线空闲状态为高电平，连接时均通过上拉电阻接正电源。（ ）
- Bootloader 主要功能是系统初始化、加载和运行内核程序。（ ）
- STM32F103ZET6共有（ ）组GPIO引脚
- STM32嵌套向量中断控制器(NVIC)具有（ ）个可编程的优先等级。
- 关于奇偶校验，以下说法正确的是（ ）
- CORTEX内核分为M、R和A系列，其对应应用范围分别是（ ）
- 以下哪种操作不会影响定时器的溢出频率（ ）
- STM32F103ZE中不包含以下哪种定时器（ ）
- 每个通用I/O端口有（ ）个32位的配置寄存器，个32位的数据寄存器，个32位的置位/复位寄存器，个16位的复位寄存器，个32位的锁定寄存器
- 使用PA9、PA10两个引脚作为串口1发收功能时，以下哪种配置是错误的（ ）
- 三种不同的时钟源可以给RTCCLK提供时钟，其中不包括（ ）
- 嵌入式操作系统的主要目标并不包括（ ）
- 若外部按键连接到地，通过GPIO检测按键有无按下时，应当将相应的IO口配置为（ ）
- 设置GPIO为推挽输出模式，以下代码中正确的为（ ）
- 若中断分组为2组，以下哪个中断可以打断正在执行的抢占优先级为1，响应优先级为2的中断？（ ）
- 标准库中，配置开启GPIOA时钟的语句应为（ ）
- STM32F103采用的是（ ）内核
- 对于GPIO的输出数据寄存器ODR，以下说法错误的是（ ）
- NVIC可用来表示优先权等级的位数可配置为是（ ）
- 使用GPIOA5作为外部中断时不可以与以下哪个IO口同时作为外部中断使用（ ）
- GPIO相关寄存器中，对BRR寄存器的某一位写1，可以起到（ ）的效果
- 以下关于ADC的规则通道和注入通道的说法错误的是（ ）
A:错 B:对
答案:对
A:错 B:对
答案:错
A:错 B:对
答案:对
A:对 B:错
答案:对
A:错 B:对
答案:对
A:对 B:错
答案:12; 16; 18; 2
A:错 B:对
答案:对
A:错 B:对
答案:对
A:对 B:错
答案:对
A:对 B:错
A:错 B:对
A:错 B:对
A:错 B:对
A:错 B:对
A:对 B:错
A:对 B:错
A:对 B:错
A:对 B:错
A:错 B:对
A:对 B:错
A:错 B:对
A:对 B:错
A:错 B:对
A:对 B:错
A:对 B:错
A:错 B:对
A:对 B:错
A:对 B:错
A:对 B:错
A:对 B:错
A:7 B:5 C:6 D:8
A:43 B:16 C:36 D:72
A:奇校验和偶校验可以同时使用 B:奇校验是指添加校验位使一个数据帧中0的个数为奇数 C:偶校验是指添加校验位使一个数据帧中1的个数为偶数 D:奇偶校验可以检测出所有传输错误
A:面向各类嵌入式应用的微控制器内核、面向性能密集型系统的应用处理器内核、面向各类嵌入式应用的微控制器内核 B:面向各类嵌入式应用的微控制器内核、面向各类嵌入式应用的微控制器内核、面向性能密集型系统的应用处理器内核 C:面向各类嵌入式应用的微控制器内核、面向各类嵌入式应用的微控制器内核、面向性能密集型系统的应用处理器内核 D:面向性能密集型系统的应用处理器内核、、面向各类嵌入式应用的微控制器内核、面向各类嵌入式应用的微控制器内核
A:改变定时器工作时钟TIMxCLK的频率 B:改变向上计数模式到向下计数模式 C:改变预分频器PSC的值 D:改变自动重装载寄存器ARR的值
A:基本定时器 B:通用定时器 C:高级定时器 D:特殊定时器
A:2,2,1,2,1 B:2,2,1,1,1 C:2,2，2,1,1 D:2,1,2,1，1
A:使能GPIOA的时钟 B:设置PA9为复用推挽输出 C:使能USART1时钟 D:设置PA10为模拟输入
A:HSE的128分频 B:LSI时钟提供 C:HSE时钟 D:LSE时钟
A:实时处理能力 B:与硬件的交互能力 C:强大多任务支持 D:代码体积
A:下拉输入 B:上拉输入 C:模拟输入 D:浮空输入
A:GPIO_InitStructure.GPIO_Mode=GPIO_Mode_Out_PP; B:GPIO_InitStructure.GPIO_Mode=GPIO_Mode_Out_OD; C:GPIO_InitStructure.GPIO_Mode=GPIO_Mode_AF_PP; D:GPIO_InitStructure.GPIO_Mode=GPIO_Mode_AF_OD;
A:抢占优先级为2，响应优先级为3的中断 B:抢占优先级为1，响应优先级为1的中断 C:抢占优先级为2，响应优先级为1的中断 D:抢占优先级为0，响应优先级为3的中断
A:RCC_APB1PeriphClockCmd(RCC_APB1Periph_GPIOA,DISABLE); B:RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA,ENABLE); C:RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA,DISABLE); D:RCC_APB1PeriphClockCmd(RCC_APB1Periph_GPIOA,ENABLE);
A:CORTEX-M3 B:CORTEX-A9 C:CORTEX-M4 D:CORTEX-A53
A:可以通过修改ODR寄存器的值来改变引脚输出电平 B:ODR寄存器的读写操作可以进行位操作 C:ODR寄存器为32位寄存器，但只有低16位有对应功能 D:ODR寄存器可以用来设置上拉或下拉输入模式
A:6 B:2 C:8 D:4
A:GPIOA6 B:GPIOB5 C:GPIOA组任意其他引脚 D:GPIOB9
A:不会影响相应的ODR位 B:使引脚输出高电平 C:对相应的ODR位进行置位 D:对相应的ODR位进行复位
A:可以为多个规则通道设置任意的转换顺序 B:规则通道转换结束和注入转换通道转换结束共用同一个中断向量 C:多个规则通道共用一个数据寄存器 D:当有注入通道需要转换时，规则通道的转换会暂停
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
