第三章 组合逻辑电路：详细介绍常见的组合逻辑电路模块，学会用这些模块来实现一些功能。3.1编码器:介绍编码器的结构、工作原理及其应用[单选题]组合逻辑电路中的冒险是由于 引起的。
3.2译码器:介绍译码器的结构、工作原理及其应用。
3.3数据选择器:介绍数据选择器的结构、工作原理及其应用。
3.4数值比较器:介绍数值比较器的结构、工作原理及其应用
3.5加法器:介绍加法器的结构、工作原理及其应用
3.6组合逻辑电路的竞争与冒险:介绍组合逻辑电路竞争冒险概念及其消除方法。
电路未达到最简
电路中的时延
电路有多个输出
逻辑门类型不同
答案：电路中的时延
[单选题]在二进制译码器中，若输入有4位代码，则输出有 个信号。
8
2
16
4[单选题]当二输入与非门输入为 变化时，输出可能有竞争冒险。
00→10
10→11
11→01
01→10[单选题]在图中，能实现函数的电路为 。
电路（a)
电路（c)
电路（b)
都不是
[判断题]组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
错
对[判断题]多位加法器采用超前进位的目的是简化电路结构。
错
对[判断题]用4选1数据选择器实现一个四变量的组合逻辑函数，其答案是不唯一的。
错
对[判断题]普通编码器在任何时刻只允许有1路有效信号到达编码器的输入端。
错
对[判断题]编码器的特点是允许同时输入多个编码信号，且只对其中优先权最高的信号进行编码。
对
错[判断题]当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。
错
对
温馨提示支付 ￥1.00 元后可查看付费内容,请先翻页预览!
