河北师范大学
- 计算机内部的字符可以用国标码表示。（ ）
- 动态RAM和静态RAM都是易失性半导体存储器。（ ）
- 外（辅）存比主存的存储容量大、存取速度快。（ ）
- 使用高速缓存是为了提高主存的容量。（ ）
- 某计算机以1个字节存储数据，若机器码为80H，则对应真值可能是-0。（ ）
- Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。（ ）
- CPU能以Cache地址直接访问Cache。（ ）
- 大多数微机总线由地址总线、数据总线和控制总线组成，因此，它们是三总线结构的。（ ）
- 从计算机系统结构的发展和演变看，近代计算机采用以存储器 为全机中心。（ ）
- 下列关于 USB 总线特性的描述中，正确的是（ ）。
- 下列给出的指令系统特点中，有利于实现指令流水线的是（ ）
- 下列有关浮点数加减运算的叙述中，正确的是（ ）。
- 描述PCI总线中基本概念不正确的是（ ）。
- 地址总线A0-A15，用4K×4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是（ ）。
- 同步控制是（ ）。
- 在CPU控制器的设计中，以硬连线方式构成的控制器称为（ ）。
- 某计算机主频为50MHz,采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O时间占整个CPU时间的百分比至少是（ ）
- 某计算机字长是16位，它的存储容量是1MB，按字节编址，它的寻址范围是。（ ）
- 某机器4级中断，优先级由高到低为1→2→3→4。若将优先顺序修改，修改后的1级中断屏蔽字为1011,2级中断屏蔽字为1111，三级中断屏蔽字为0011，四级中断屏蔽字为0001，则修改后的优先级顺序由高到低为（ ）
- 某机器有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF、符号标志SF、溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（ ）。
- 在微程序控制方式中，一条机器指令通常对应（ ）。
- 偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（ ）
- 若动态RAM每毫秒必须刷新100次，每次刷新需100ns，一个存储周期需要200ns，则刷新占存储器总操作时间的百分比是（ ）。
- 某寄存器中的数值为指令码，能识别它的是（ ）。
- 下列有关I/O接口的叙述中，错误的是（ ）
- 在总线上，同一时刻（ ）。
- PCI总线中的每一个PCI设备都有独立的总线请求和总线授权两条信号线与中央仲裁器相连，这种仲裁方式采用的是（ ）。
- 总线复用方式可以（ ）。
- 某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ）。
- 假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（ ）
- 响应外部中断的过程中，中断隐指令完成的操作，除了保护断点外，还包括（ ）
Ⅰ．关中断 Ⅱ．保存通用寄存器的内容 Ⅲ．形成中断服务程序入口地址并送PC - 在CPU中，跟踪后继指令地指的寄存器是（ ）。
- 水平型微指令的特点是（ ）。
- 系统总线中的数据线、地址线和控制线划分的根据是（ ）。
- 某机字长32位，其中1位表示符号位。若用定点数移码表示，则最小负整数为（ ）。
- 某浮点机采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用补码表示（最高位代表符号位）。下列规格化浮点数的最大值为（ ）。
- 采用同步控制的目的是（ ）。
- 中断向量地址是（ ）
- 主设备通常指（ ）。
- 加法器采用先行进位的目的是（ ）。
- 微程序控制器比硬布线控制器慢，主要因为（ ）。
- 指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现（ ）
- 现代计算机的运算器一般通过总线结构来组织，下述（ ）总线结构的运算器速度最快。（ ）。
- 某设备以中断方式与CPU进行数据交换，CPU主频为1GHz，设备接口中的数据缓冲寄存器为32位，设备的数据传输率为50 kB/s。若每次中断开销（包括中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/出的时间占整个CPU时间的百分比最多是（ ）
- 在CACHE存储器系统中，当程序正在执行时，由（）完成地址变换。（ ）
- 下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ）
- 下列存储器中，在工作期间需要周期性刷新的是。（ ）
A:对 B:错
答案:错
A:对 B:错
答案:A:对
A:错 B:对
答案:错
A:对 B:错
答案:B:错
A:错 B:对
答案:对
A:错 B:对
答案:对
A:错 B:对
答案:B:对
A:对 B:错
答案:A:对
A:错 B:对
答案:对
A:是一种并行总线，连接不同外设 B:同时可传输 2 位数据，数据传输率高 C:可通过级联方式连接多台外设 D:可实现外设的即插即用和热拔插
A:指令格式规整且长度一致 B:指令和数据按边界对齐存放 C:只有Load/Store 指令才能对操作数进行存储访问
A:左规时可能引起阶码下溢 B:右规和尾数舍入都可能引起阶码上溢 C:对阶操作不会引起阶码上溢或下溢 D:尾数溢出时结果不一定溢出
A:PCI总线是一个与处理器无关的高速外围总线 B:PCI总线的基本传输机制是猝发式传输 C:PCI设备不一定是主设备 D:系统中只允许有一条PCI总线
A:A12A13 B:A14A15 C:A0A1 D:A2A3
A:不强调统一时序信号的方式 B:由统一时序信号控制的方式 C:只适用CPU控制的方式 D:所有指令执行时间都相同的方式
A:程序控制器 B:组合逻辑控制器 C:微程序控制器 D:运算器
A:0.0002 B:0.0005 C:0.005 D:0.20%
A:1MB B:512K C:512KB D:1M
A:3→2→1→4 B:1→3→4→2 C:2→1→3→4 D:1→2→3→4
A:SF+ZF==0 B:CF+SF==0 C:CF+OF==0 D:CF+ZF==0
A:一段微指令 B:一个微命令 C:一条微指令 D:一个微操作
A:基址寻址 B:变址寻址 C:相对寻址 D:间接寻址
A:1% B:2% C:1.5% D:0.5%
A:判断程序 B:指令译码器 C:微指令 D:时序信号
A:I/O接口中CPU可访问的寄存器称为I/O端口 B:采用独立编址方式时，I/O端口地址和主存地址可能相同 C:采用统一编址方式时，CPU不能用访存指令访问I/O端口 D:状态端口和控制端口可以合用同一个寄存器
A:只能有一个主设备和一个从设备控制总线传输操作 B:只能有一个从设备控制总线传输操作 C:可以有多个主设备控制总线传输操作 D:只能有一个主设备控制总线传输操作
A:查询 B:分布式 C:定时 D:集中式
A:提高总线的传输带宽。 B:实现并行传输。 C:减少总线中信号线的数量。 D:增加总线的功能
A:0 B:4 C:6 9． D:2
A:当前程序在每条指令执行结束时都可能被外部中断打断 B:每个指令周期一定大于或等于一个CPU时钟周期 C:每个指令周期中CPU都至少访问内存一次 D:空操作指令的指令周期中任何寄存器的内容都不会被改变
A:Ⅰ、Ⅱ、Ⅲ B:仅Ⅰ、Ⅱ C:仅Ⅱ、Ⅲ D:仅Ⅰ、Ⅲ
A:指令寄存器 B:状态条件寄存器 C:程序计数器 D:地址寄存器
A:一次可以完成多个操作 B:微指令的格式简短 C:微指令的操作控制段不进行编码 D:采用微操作码字段的微指令是水平型微指令
A:总线传输的时间 B:总线传输的内容 C:总现所在的位置 D:总线传输的方向
A:-2^32+1 B:-2^31 C:-(2^31+1) D:-(2^31-1)
A:1000001B，0.1111…11B B:1111111B，1.0000…00B C:0011111B，1.0111…11B D:0111111B，0.1000…00B
A:满足不同设备对时间安排的需要 B:简化控制时序 C:满足不同操作对时间安排的需要 D:提高执行速度
A:子程序入口地址 B:子程序入口地址的地址 C:中断服务程序入口地址的地址 D:中断服务程序入口地址
A:接收信息的设备 B:发送信息的设备 C:主要的设备 D:申请并获取总线控制权的设备
A:提高加法器的速度 B:增强加法器功能 C:优化加法器结构 D:快速传递进位信号
A:增加了从控制存储器读取微指令的时间 B:增加了从指令寄存器读取微指令的时间 C:增加了从主存储器读取微指令的时间 D:增加了从磁盘控制器读取微指令的时间
A:程序的无条件转移 B:程序的条件转移或无条件转移 C:堆栈寻址 D:程序的条件转移
A:单 B:三 C:双 D:混合
A:12.5% B:5% C:2.5% D:1.25%
A:软硬件共同 B:操作系统 C:硬件自动 D:程序员调度
A:中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权 B:中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后 C:中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成 D:中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备
A:SRAM B:ROM C:FLASH D:DRAM
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
