- 从计算机系统结构的发展和演变看，近代计算机采用以存储器 为全机中心。（ ）
- 计算机内部的字符可以用国标码表示。（ ）
- 若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是160×106bit／s。（ ）
- 浮点加减法运算时采用的阶码原则是大阶向小阶看齐。（ ）
- 浮点数的阶码用移码的优点是便于比较运算。（ ）
- Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。（ ）
- 计算机的指令越多，功能越强越好。（ ）
- 指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现（ ）
- 以下叙述中正确描述的句子是（ ）。
- 若动态RAM每毫秒必须刷新100次，每次刷新需100ns，一个存储周期需要200ns，则刷新占存储器总操作时间的百分比是（ ）。
- 微程序控制器中，微程序的入口地址是由（ ）形成的。
- 当运算结果的双符号为01B时（ ）。
- 某机字长32位，其中1位表示符号位。若用定点小数原码表示，则最大非零负数为（ ）。
- 总线复用方式可以（ ）。
- 在取指周期中，是按照（ ）的内容访问主存，以读取指令。
- 浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含两位符号位）。若有两个数X=27*29/32，Y=25*5/8，则用浮点加法计算X+Y的最终结果是（ ）。
- 输入输出系统的发展概况可表示为（ ）
- 假定变量i、f、d的数据类型分别为int、float和double（int用补码表示，float和double 分别用IEEE 754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是（ ）。
Ⅰ. i==(int)(float)i Ⅱ. f==(float)(int)f Ⅲ. f==(float)(double)f Ⅳ. (d+f)-d==f) - 86H可表示成下面几种形式，其中错误的表示为（ ）。
- float 型数据通常用IEEE754单精度浮点数格式表示，最大正整数是（ ）。
- 某机字长32位，其中1位表示符号位。若用定点数反码表示，则最大非零负整数为（ ）。
- 设[X]补=1,X1X2X3X4，当X>-1/2成立时，（ ）。
- 响应外部中断的过程中，中断隐指令完成的操作，除了保护断点外，还包括（ ）
Ⅰ．关中断 Ⅱ．保存通用寄存器的内容 Ⅲ．形成中断服务程序入口地址并送PC - 在中断周期中，由( )将允许中断触发器置“0”0”。（ ）
- 某计算机的存储系统由Cache和主存构成，某程序执行过程中访存1000次，其中Cache缺失（未命中）50次，则 Cache的命中率均为。（ ）
- 某设备以中断方式与CPU进行数据交换，CPU主频为1GHz，设备接口中的数据缓冲寄存器为32位，设备的数据传输率为50 kB/s。若每次中断开销（包括中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/出的时间占整个CPU时间的百分比最多是（ ）
- 系统总线中的数据线、地址线和控制线划分的根据是（ ）。
- 与十进制数1770.625 对应的八进制数是（ ）。
- CPU中，保存当前正在执行指令的寄存器是（ ）。
- Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。（ ）
- 某浮点机采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用补码表示（最高位代表符号位）。规格化浮尾数的形式为（ ）。
- 两个补码数相加，采用1位符号位，溢出的是（ ）。
- 外设与主存储器采用统一编址、不使用I/O指令的计算机系统中，采用的总线结构是（ ）。
- 在总线控制机制中， “总线忙”信号由（ ）建立。
- 在CPU中，跟踪后继指令地指的寄存器是（ ）。
- 冯·诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（ ）。
- 指令的地址码给出存储器地址的加法指令，在执行周期一定访存。（ ）
- 多体交叉存储器，假设有m个存储体，采用低位交叉编址，只要在相邻的m个访问序列中，存在位于同一个存储体中的序列，他们就会发生访存冲突。（ ）
- 常见的数据传送类指令的功能可实现寄存器和 寄存器 之间，或 寄存器（ ）和存储器之间的数据传送。（ ）
- 时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频。（ ）
- 虚拟存储器的功能由操作系统实现。（ ）
- 外（辅）存比主存的存储容量大、存取速度快。（ ）
- 内存的最小编址单位是字。（ ）
- 在以DMA方式传送数据的过程中,由于没有破坏CS和IP的内容,所以一旦数据传送完毕,主机可以立即返回原程序。（ ）
- 组成32M×8位的存储器，可以使用1M×4位的存储芯片进行字位扩展。（ ）
- 下列选项中，在 I/O 总线的数据线上传输的信息包括（ ）
- 下列关于流水线的叙述中，错误的是（ ）。
- 下列关于 USB 总线特性的描述中，正确的是（ ）。
- 现代计算机的运算器一般通过总线结构来组织，下述（ ）总线结构的运算器速度最快。（ ）。
- 水平型微指令的特点是（ ）。
- 相对于微程序控制器，硬布线控制器的特点是（ ）。
- 下列有关总线定时的叙述中，正确的是（ ）。
- 相联存储器是按（）进行寻址的存储器。（ ）
- 下列给出的部件中，其位数(宽度)一定与机器字长相同的是（ ）。
- 指令从流水线开始建立执行，设指令流水线分为取指、分析、执行3个部分，且三部分的时间分别为2ns、2ns、1ns，则100条指令执行完毕需要（ ）。
- float 型数据通常用IEEE754单精度浮点数格式表示。如编译器将float 型变量x 分配在一个32位浮点寄存器FR1 中，且x =-8.25，则FR1 的内容（ ）。
- 基址寻址可以扩大寻址范围，并且（ ）。
- 假定有4个整数，用8位补码分别表示为r1=0FEH, r2=0F2H, r3=90H, r4 =0F8H。若将运算结果存放在一个8位寄存器中，则下列运算结果发生溢出的是（ ）。
- 某机字长32位，其中1位表示符号位。若用定点数移码表示，则最小负整数为（ ）。
- 下列存储器中，在工作期间需要周期性刷新的是。（ ）
- 以下给出的几类I/O 接口中，可以采用并行传输方式的是（ ）。
- 状态寄存器中的各个状态标志位的设置是依据（ ）。
- 单级中断系统中，中断服务程序内的执行顺序是（ ）
Ⅰ保护现场 Ⅱ开中断 Ⅲ 关中断 Ⅳ保护断点 Ⅴ中断事件处理 Ⅵ 恢复现场 Ⅶ 中断返回 - 加法器采用先行进位的目的是（ ）。
- 寄存器间接寻址方式中，操作数处在（ ）
- 微型计算机的运算器、控制器及内存总称为（ ）。
- 主机的I/O接口可分为多种类型，按数据的传送方式不同进行分类的是（ ）
- 计算机系统中的存储器系统是指 。（ ）
- 描述PCI总线中基本概念不正确的是（ ）。
- PCI总线中的每一个PCI设备都有独立的总线请求和总线授权两条信号线与中央仲裁器相连，这种仲裁方式采用的是（ ）。
- 下列所述不正确的是（ ）。
- 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）。
- 某计算机字长是16位，它的存储容量是1MB，按字节编址，它的寻址范围是。（ ）
- 设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量，用补码表示。每当CPU从存储器取出一个字节时，即自动完成（PC）+1→PC。若当前PC值为2000H，指令JMP * -9 (*为相对寻址特征)的第二字节的内容是（ ）。
- 某寄存器中的数值为指令码，能识别它的是（ ）。
- 挂线接在总线上的多个部件（ ）。
- 当采用（） 输入操作情况下，除非计算机等待数据，否则无法传送数据给计算机。（ ）
- 某机器有一个标志寄存器，其中包含进位/借位标志CF、零标志ZF、符号标志SF、溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（ ）。
- 某计算机字长为32位，按字节编址，采用小端方式存放数据。假定有一个double型变量，其机器数表示为1122 3344 5566 7788H，存放在0000 8040H开始的连续存储单元中，则存储单元0000 8046H中存放的是。（ ）
- 字长为8，-66的补码是（ ）。
- 集中式总线仲裁方式中，速度最快的是（ ）。
- 某机器4级中断，优先级由高到低为1→2→3→4。若将优先顺序修改，修改后的1级中断屏蔽字为1011,2级中断屏蔽字为1111，三级中断屏蔽字为0011，四级中断屏蔽字为0001，则修改后的优先级顺序由高到低为（ ）
- ＤＭＡ方式进行外设与主机交换信息时，不需要向主机发出中断请求。（ ）
- 在DMA方式传送方式中，由（）发出总线请求 （ ）
- 若某设备中断请求的响应和处理时间为100 ns，每400 ns发出一次中断请求，中断响应所允许的最长延迟时间为50 ns，则在该设备持续工作过程中，CPU用于该设备的I/O时间占整个CPU时间的百分比至少是（ ）
- DMA传送控制的周期挪用法一般适用于（ ）的情况
- 某计算机有五级中断L4 ~ L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L0→L1→L2→L3→L4，且要求中断处理优先级从高到低的顺序为L4→L0→L2→L1→L3，则L1的中断处理程序中设置的中断屏蔽字是（ ）
- 下列关于DMA方式的叙述中，错误的是（ ）
- 实质上，微处理器对外设的访问就是对外设的 接口中端口的访问。（ ）
- 主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。（ ）
- 通道是一个特殊功能的处理器，它有自己的指令和程序专门负责数据输入输出的传输控制。（ ）
- 自陷是通过陷阱指令预先设定的一类外部中断事件（ ）
- I/O接口中数据缓冲器的作用是（ ）
- 中断系统可（ ）实现
- 中断允许触发器是用来（ ）
- 在程序查询方式的输入输出系统中，假设不考虑处理时间，每一次查询操作需要100个时钟周期，CPU的时钟频率为50MHz。CPU必须每秒对鼠标进行60次查询，则CPU对鼠标查询所花时间占用CPU时间的比率为（ ）
- 下列关于外部I/O中断的叙述中，正确的是（ ）
- 下列事件中，属于外部中断事件的是（ ） I．访存时缺页 II．定时器到时 III．网络数据包到达
- 在（）方式下，主机和外设不能同时工作（ ）
- 并行接口是指（ ）
- 接口是（ ）。
- 外部中断包括不可屏蔽中断（NMI）和可屏蔽中断。下列关于外部中断的叙述中，错误的是（ ）
- 数码图片的宽高比通常是（ ）。
- 显示分辨率指的是（ ）。
- 图像分辨率指的是（ ）。
- 像素指的是（ ）。
- 外围设备指的是（ ）。
- 从信息流的传送效率来看，工作效率最低的是（ ）。
- 接口是连接（ ）间电路的总称。
- CPU内通用寄存器的位数取决于（ ）。
- 总线中地址线的作用是（ ）。
- 同步通信比异步通信具有较高的传输频率，是因为（ ）。
- 在计数器定时查询方式下，若计数从0开始，则（ ）。
- 在系统总线中，与地址总线的位数有关的是（ ）。
- 系统总线中地址线的功能是（ ）。
- 集中式总线控制方式中，对电路故障最敏感的方式是（ ）。
- 在串行异步数据传送时，如果格式规定8位数据位，1位奇偶校验位，1位停止位，则1帧异步数据总共有（ ）位。
- 状态寄存器中的各个状态标志位是依据（ ）来设置标志位。
- CPU中，存放下一条指令地址的寄存器是（ ）。
- 下列关于冯 · 诺依曼结构计算机基本思想的叙述中，错误的是（ ）。
- 微指令操作控制字段的每一位代表个控制信号，这种微程序的控制方式叫做（ ）。
- 垂直型微指令的特点是（ ）。
- 在流水线的技术指标不包括（ ）。
- 微程序存放在（ ）中。
- 流水线运行时，若各阶段的执行时间不相等，每个阶段的执行时间应取（ ）。
- 在CPU控制器的设计中，以硬连线方式构成的控制器称为（ ）。
- 水平微指令与垂直微指令相比（ ）。
- 微程序控制器中，机器指令与微指令的关系是（ ）。
- 在CPU处理的程序中，构成控制序列的最小单位是（ ）。
- 流水CPU中的主要相关不包括（ ）相关。
- 硬布线控制器指的是（ ）。
- 在CPU中，跟踪后继指令地址的寄存器是（ ）。
- 下列不是CPU控制器部件的选项是（ ）。
- 微指令中，不是操作控制字段的编码方式的是（ ）。
- 在设计指令格式时应该考虑的因素包括（ ）。（ ）
- 便于实现数组处理（ ）
- 指令系统是表征一台计算机性能的重要因素，它的格式和功能不仅直接影响到机器的硬件结构而且也影响到系统软件。（ ）
- 机器中常见的操作数类型有 （ ）。（ ）
- 以下寻址方式中，属于数据寻址的是 （ ）。（ ）
- 形成指令地址的方法，称为指令寻址，指令寻址有顺序寻址和跳跃寻址两种。（ ）
- CISC是（ ）的简称
- 用于对某个寄存器中操作数进行寻址的方式称为（ ）
- 直接、间接、立即3种寻址方式中指令的执行速度，由快到慢的排序是（ ）
- 某寄存器采用16位单字长指令，采用定长操作码，地址码为5位，现定义60条二地址指令，则最多定义单地址指令条数为（ ）。
- 所谓寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，一般分为（ ）。（ ）
- 假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。采用扩展操作码技术，若二地址指令8种，零地址指令有64种，则一地址指令最多有（ ）种。（ ）
- 指令系统中采用不同寻址方式的目的主要是（ ）
- 在一地址指令格式中，下面论述正确的是（ ）
- 下列关于CISC/RISC的叙述中，错误的是（ ）
- 某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是 （ ）
- 随机存储器（RAM）是在存储器中任何存储单元的内容都能随机存取，且存取时间与存储单元的物理位置无关（ ）
- 有效容量为128KB的Cache,每块16字节，采用8路组相联。字节地址为1234567H的 单元调入该Cache，则其Tag应为（ ）
- 组成2M×8位的内存，可以使用（ ）。
- 某机器字长32位，一个组相联映射的Cache共有64行，每组4行；主存共有8192块，每块32字。按字节编址，则主存地址共20位， Cache组地址为4位。（ ）
- 某 32 位计算机的 cache 容量为16KB，cache 块的大小为16B，若主存与cache 的地址映射采用直接映射方式，则主存地址为 1234E8F8H的单元装入的cache 地址为。（ ）
- 一个四体并行交叉存储器，每个模块的容量是32K×16位，存取周期为200ns。在200ns内，存储器能向CPU提供（ ）二进制信息。（ ）
- 双端口存储器之所以能进行高速读/写操作是因为了采用流水技术。（ ）
- Cache的地址映射中,直接映射的地址变换速度快,硬件容易实现,但命中率略低。（ ）
- CPU访问存储器的时间是由存储器的容量决定的,存储器容量越大,访问存储器所需的时间越长。（ ）
- 一个16K×32位的静态RAM存储器，其地址线和数据线的总和是。（ ）
- 关于静态存储器、动态存储器，下列叙述中正确的是（ ）。
- 计算机的存储器采用分级方式是为了。（ ）
- 下列关于闪存(Flash Memory)的叙述中，错误的是。（ ）
- 在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为（ ）。
- 动态存储器DRAM 的刷新原则是。（ ）
- 假定用若干个2K×4位芯片组成一个8K×8位存储器，则地址0B1FH所在芯片的最小地址是（ ）。
- 存储字长是指。（ ）
- 某计算机字长32位，存储器容量4 MB，若按字编址，它的寻址范围是。（ ）
- EPROM是指。（ ）
- 通用计算机内部关于运算的特点有（ ）。
- 下列有关浮点数加减运算的叙述中，正确的是（ ）。
- 某计算机以1个字节存储数据，若机器码为80H，则对应真值不可能是80。（ ）
- 下列压缩BCD码，不合法的是（ ）。
- 定点小数表示中，移码不能表示-1（ ）
- 在串行定点小数除法器中，为避免产生溢出，被除数的绝对值一定要小于除数的绝对值。（ ）
- 在定点补码加减运算中，被加数的符号和加数的符号都参加运算。（ ）
- 浮点数的表示范围主要取决于的阶码位数，精度取决于尾数的位数。（ ）
- 若x=103, y=-25,则下列表达式采用8位定点补码运算实现时，会发生溢出的是（ ）。
- 十进制-61的8位二进制原码是（ ）。
- 浮点数进行左规时，（ ）。
- 下列有关浮点数加减运算的叙述中，正确的是（ ）。
①对阶操作不会引起阶码上溢或下溢 ②右规和尾数舍入都可能引起阶码上溢
③左规时可能引起阶码下溢 ④尾数溢出时结果不一定溢出 - 当运算结果的最高位为1时，标志位（ ）。
- 88H可表示成多种形式，以下选项中错误的表示是（ ）。
- 整数x的机器数为1101 1000，分别对x进行逻辑右移1位和算术右移1位操作，得到的机器数分别为（ ）。
- float 型数据通常用IEEE754单精度浮点数格式表示。如编译器将float 型变量x 分配在一个32位浮点寄存器FR1 中，且x =+8.25，则FR1 的内容（ ）。
- 某机字长32位，其中1位表示符号位。若用定点小数移码表示，则最大数为（ ）。
- 某计算机以两个字节存储短整数，若某短整数在内存中的机器码为FFFFH，则此短整数的真值不可能是（ ）。
- 下列选项中，能缩短程序执行时间的是（ ）。
Ⅰ提高CPU的时钟频率 Ⅱ优化数据通路结构 Ⅲ对程序进行编译优化 - 下列软件中，不属于系统软件的是（ ）。
- MIPS描述（ ）。
- 运算器的主要功能是执行（ ）。
答案:对
答案:错
答案:对
答案:错
答案:对
答案:对
答案:错
答案:程序的条件转移或无条件转移
答案:同一个CPU周期中，可以并行执行的微操作叫相容性微操作###同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作
答案:1%
答案:机器指令的操作码字段
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
