微处理器系统结构与嵌入式系统设计期末答案2023秋

1.属于状态寄存器的是（ ）
A:SR寄存器 B:SP寄存器 C:CPSR寄存器 D:LR寄存器
答案:AI参考:正确选项是【C:CPSR寄存器】。\n\nCPSR寄存器是状态寄存器，用于存储当前处理器状态和条件码。它包含了处理器状态、中断标志位、锁相等信息，用于控制和指示处理器的行为。SR寄存器是系统寄存器，用于存储系统相关的配置和状态信息。SP寄存器是堆栈指针寄存器，用于管理堆栈操作。LR寄存器是链接寄存器，用于保存最近一条指令的地址，通常用于函数调用和返回。'
2.在异常发生后，ARM会将下一条指令的地址保存到适当的LR寄存器中。 （ ）
A:正确 B:错误
答案:正确
3. 系统开机复位后，自动进入管理模式。 （ ）
A:对 B:错
答案:对
4.由于用户模式的权限比较低，一旦进入用户模式，则无法再切换到其他模式了。 （ ）
A:错误 B:正确
答案:错误
5.同时产生软中断和快中断，ARM会优先响应快中断。 （ ）
A:正确 B:错误
答案:正确
6.嵌入式开发需要专门的软件和硬件设备。 （ ）
A:对 B:错
答案:对
7.计算机硬件能直接执行的是（ ）
A:汇编语言 B:高级语言 C:任何语言 D:机器语言
答案:机器
8.计算平台包括微处理器、I/O设备和存储器，通过（ ）把它们连接起来。
A:邮箱 B:DMA C:通讯协议 D:总线
答案:总线
9.寄存器R13除了可以做通用寄存器外，还可以做（ ）
A:计算寄存器 B:栈指针寄存器 C:基址寄存器 D:程序计数器
答案:栈指针寄存器
10.DMA访问存储器是通过（ ）控制总线完成对存储器的访问
A:CPU B:DMA控制单元 C:cache D:协处理器
答案:DMA控制单元
11.微型计算机中的主存通常采用（ ）半导体工艺构造。
A:SRAM B:DRAM C:EPROM D:Flash

12.微处理器系统中，一般中断类型号是指（ ）
A:中断服务程序的编号 B:中断向量表的起始存放地址 C:中断向量表中的地址指针 D:中断服务程序的起始存放地址 13.下列属于指令系统中采用不同寻址方式的目的主要是（ ）
A:缩短指令长度，扩大寻址空间，提高编程灵活性 B:为程序设计者提供更多、更灵活、更强大的指令 C:丰富指令功能并降低指令译码难度 D:为了实现软件的兼容和移植 14.程序计数器PC是CPU内部的一种专用寄存器，其中存放的是（ ）。
A:数据 B:指令 C:当前执行指令的存放地址 D:下一条待取指令的存放地址 15.某微机系统中，存储器地址为0x0000~0x1FFF，并行接口芯片地址为0x0100~0x0103，该系统中I/O编址方式为（ ）。
A:全译码编址 B:统一编址 C:独立编址 D:部分译码编址 16.在ARM寄存器结构中，栈指针使用( )寄存器
A:R13 B:R14 C:R15 D:R0 17.微处理器指令由操作码和操作数组成，其中操作码的作用是（ ）。
A:提供操作所需要的原始数据 B:用于存放结果 C:定义了具体的操作功能 D:定义执行速度 18.处理器芯片能够直接理解并执行的是（ ）。
A:C语言源程序 B:操作系统命令 C:Python语言源程序 D:机器语言源程序 19.在常用的I/O数据传输控制方式中，中断方式的特点是（ ）。
A:数据传输由处理器主动发起 B:在传输的整个过程中不需要CPU介入 C:数据传输经由专用的总线 D:数据传输由外设主动发起 20.由主存地址映射到Cache地址的常见方式不包括（ ）
A:组相联映射 B:直接映射 C:分散映射 D:全相联映射 21.CPU中控制器的功能是（ ）。
A:控制从主存取出一条指令 B:完成指令操作码译码，并产生控制信号 C:产生时序信号 D:完成指令操作码译码 22.和辅存相比，主存的特点是( )
A:容量小，速度快，成本低 B:容量大，速度快，成本高 C:容量小，速度快，成本高 D:容量大，速度快，成本低 23.在同步通信中，一个总线周期的传输过程是（ ）。
A:只传输数据 B:只传输地址 C:先传输数据，再传输地址 D:先传输地址，再传输数据 24.下述处理器的指标中，（ ）与系统数据通路宽度无关。
A:数据总线宽度 B:地址总线宽度 C:CPU内部寄存器宽度 D:处理器字长 25.在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（ ）。
A:全双工总线 B:同步总线 C:半同步总线 D:周期分列式总线 26.相对于独立编址，I/O端口采用统一编址的优点是（ ）。
A:I/O读写效率提高 B:存储器与端口可以采用相同的指令访问 C:存储器和I/O的寻址空间都得到了最大化 D:需要专门的信号线来区分地址总线上出现的是存储单元地址还是端口地址 27.某SRAM存储芯片的数据线宽度为32bit，地址线宽度为24bit，则该芯片的存储容量为（ ）。
A:64MB B:16MB C:32MB D:128MB 28.总线宽度又成总线位宽，它是总线上同时能够传输的数据位数，通常是指（ ）的根数
A:数据总线+控制总线+地址总线 B:数据总线 C:控制总线 D:地址总线 29.下列关于CISC和RISC的表述，错误的是（ ）
A:高端服务器需要处理各种复杂的数据运算，因此它常采用CISC指令集。 B:CISC指令使用频率的2-8规律、半导体工艺、存储技术的发展，这些都是RISC发展的技术背景。 C:RISC也称为精简指令集，特点是指令架构简单、指令数相对较少，寻址方式也较少。 D:CISC也称为复杂指令集，特点是指令架构复杂、指令数量庞大、涉及的寻址方式多种多样。 30.地址输入端为8、数据输出端为4的ROM芯片，其存储容量应表示为（ ）。
A:32×8bit B:512×8bit C:16×4bit D:256×4bit 31.某一SRAM芯片，其容量为16K*8位，则其数据线和地址线的条数分别为（ ）
A:地址线14根，数据线8根 B:地址线和数据线均为8根 C:地址线16根，数据线8根 D:地址线和数据线均为14根 32.某存储器容量为32K*16位，则（ ）
A:地址线为15根，数据线为16根 B:地址线为16根，数据线为32根 C:地址线为16根，数据线为15根 D:地址线为32根，数据线为16根 33.交叉编址的存储器实质能___执行___独立的读写操作 ( )
A:串行，一个 B:并行，多个 C:串行，多个 D:并行，一个 34.下列关于总线路的同步和异步控制方式，错误的描述是（ ）
A:同步总线需要通过外部的时钟信号来控制数据传输。 B:同步总线的总线周期一定是时钟周期的整数倍。 C:异步总线, 需要外部统一的时序信号来控制总线上的数据传送操作。 D:异步总线, 需要通过部件之间的信号应答才能实现数据传送操作。 35.I/O 设备与主机交换信息的常见控制方式不包括( )方式
A:中断 B:随机 C:程序查询 D:DMA 36.CPU将要执行的程序段（包括代码和数据）应存放于计算机的（ ）中。
A:主存 B:外设接口 C:指令寄存器 D:辅存 37.总线的异步通信方式是（ ）
A:即采用时钟信号，又采用握手信号 B:只采用时钟信号，不采用握手信号 C:不采用时钟信号，不采用握手信号 D:不采用时钟信号，只采用握手信号 38.I/O与主机交换信息的方式中，DMA方式的特点是( )
A:CPU与设备串行工作，传送与主程序串行工作 B:CPU与设备并行工作，传送与主程序串行工作 C:CPU与设备并行工作，传送与主程序并行工作 D:CPU与设备串行工作，传送与主程序并行工作 39.基于ARM内核芯片的寄存器组有（ ）个寄存器
A:7 B:37 C:32 D:16 40.某CPU的前端总线频率为100 MHz，总线周期数为1/4，位宽为64 bits，该总线的带宽为（ ）MB/s
A:3200 B:800 C:1600 D:200 41.总线通信控制的四种方式不包括（ ）
A:异步通信 B:半同步通信 C:DMA通信 D:同步通信 42.ARM寄存器组共有（ ）个通用寄存器
A:37 B:31 C:32 D:6 43.冯诺依曼关于现代计算机体系的理论贡献中,最重要的一点是( )
A:首次提出了存储程序的思想; B:采用二进制代码来表示各类信息 C:提出了指令的并行执行思路; D:他首次提出了把计算机划分为5个主要部件的结构方案 44.在多级存储结构中，Cache的主要作用是解决（ ）的问题。
A:寄存器数量太少 B:主存访问速度不足 C:CPU主频过慢 D:外设数据传输速度过慢 45.下列关于静态RAM与动态RAM的说法中，错误的是（ ）。
A:动态RAM基本存储单元体积小，成本低，但读写速度慢 B:静态RAM主要用于构成主存 C:动态RAM需要定期刷新 D:静态RAM基本存储单元体积大，成本高，但读写速度快 46.指令系统中支持不同寻址方式的目的主要是( ）  
A:缩短指令长度，扩大寻址空间，提高编程灵活性 B:提高指令执行速度 C:提供扩展操作码的可能并降低指令译码难度 D:实现存贮程序和程序控制 47.ARM的内部总线分为高性能的_____总线和低速的____总线。它的GPIO接口挂接在_____总线上（ ）。
A:APB AHB AHB B:APB AHB APB C:AHB APB APB D:AHB AHB APB 48.缓存的地址映射中，若主存中的任一块只能固定映射到某一缓存块中，则称作（ ）
A:任意映射 B:全相联映射 C:直接映射 D:组项链映射 49.关于微处理器系统中的中断技术，以下说法正确的是（ ）。
A:能够使数据传输速率达到最高 B:能够减轻微处理器负担 C:能够减轻外设负担 D:能够增加数据交换精度 50.在嵌入式ARM处理器中，下面哪种异常/中断方式优先级最高（ ）。
A:IRQ B:FIQ C:数据中止 D:Reset 51.计算机系统的存储器按照所处位置不同，有1片内cache，2片外cache，3寄存器，4主存储器，5辅助存储器，按访问速度从高到低的顺序应该是（ ）。
A:31245 B:12345 C:32145 D:31254 52.ARM处理器的指令长度为（ ）
A:8位和16位 B:32位和64位 C:16位和32位 D:任意位 53.在各种异步通信方式中，（ ）速度最快。
A:不互锁 B:都一样 C:全互锁 D:半互锁 54.设某微处理器系统地址线宽度为13bit，按字节编址，若指定采用全译码法，则采用1K×4bit的芯片组成存储系统时，最多可扩展的芯片数量是（ ）片。
A:8 B:16 C:20 D:24 55.若需要扩展64K容量的内存，下面几种方案从总线负载和系统连接复杂性角度考虑，最好的是（ ）。
A:采用8片16K×4bit的芯片 B:采用8片8K×8bit的芯片 C:采用8片64K×1bit的芯片 56.主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是（ ）
A:提高存储系统访问速度 B:支持虚拟存储技术 C:简化存储管理 D:扩大主存容量 57.若某微处理器系统有16条地址线，字长为8位，现用 SRAM2114(1K*4)存储芯片搭建存储子系统，试问采用线选译码时最多可以扩展（ ）片2114存储芯片。
A:32 B:24 C:20 D:12 58.下列关于存储器的各项叙述，正确的是（ ）
A:动态存储器依靠双稳态电路来存储信息，需要定时刷新。 B:硬盘属于磁表面存储器，能长期保存数据，读数据的操作是非破坏性读出。 C:静态存储器依靠电容来存储信息，不需要刷新，需要电源供电才能保存信息。 D:移动硬盘是一种半导体存储器，能保存大量的数据。 59.计算机系统使用主频为3.7GHz的CPU执行一个应用程序时，这段程序中相关指令的统计情况如题后所示。假设该程序由1000个指令构成，程序执行过程中将多次占用64位并行总线向外围设备累计共输出3.2KB数据，系统总线的工作频率为800MHz。传送指令： 占比30%，CPI=6加法指令： 占比45%，CPI=10转移指令： 占比10%，CPI=5其它指令： 占比15%，CPI=4CPU执行这个程序时，获得的平均CPI = ( )
A:8.5或是8.50 B:7.4或是7.40 C:8.4或是8.40 D:7.5或是7.50 60.I/O编址方式可分为统一编址和不统一编址，下列对这两种方法叙述正确的是( )
A:不统一编址是指将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问 B:统一编址就是将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问 C:不统一编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令 D:统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问 61.存储器容量的扩展方式一般包含（ ）
A:频率扩展 B:字扩展 C:字、位扩展 D:位扩展 62.总线特性包括（ ）
A:功能特性 B:电气特性 C:时间特性 D:控制特性 63.下面有关“中断”的叙述，正确的是（ ）。
A:为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作 B:一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求 C:中断方式一般适用于随机出现的服务 D:CPU响应中断时暂停运行当前程序，自动转移到中断服务程序 64.下列关于硬件与软件关系的描述中，正确的是（ ）
A:软件的发展也推动硬件的发展 B:软件能完成的功能及性能与硬件有关 C:硬件的发展推动了软件的发展 D:硬件是软件运行的基础 65.1945年，数学家冯·诺依曼提出了“存储程序”的概念，以此概念为基础的各类计算机统称为冯·诺依曼机。下面关于典型的冯·诺依曼机特点说法正确的是( )
A:指令在存储器内按顺序存放 B:计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。 C:指令由操作码和地址组成，操作码用来表示操作性质，地址码用来表示操作数在存储器中的位置 D:指令和数据均用二进制数表示