第五章 条件语句和循环语句:⑴了解条件语句if-else的功能和特点; ⑵了解多路分支语句case的功能和特点; ⑶了解各种循环语句的功能和特点; ⑷学习使用条件结构和循环结构描述具体的电路应用。5.1条件语句——if-else:本节介绍条件语句if-else的格式和功能,理解条件语句执行的机制以及对电路的作用。
5.2多路分支语句——case:本节介绍多路分支语句case的格式和功能,以及case语句的扩展casex和casez的使用,理解多路分支语句执行的机制以及对电路的作用。
[单选题]已知a=4’bx010,则执行下面语句后,
if(a>2) out=1;
else out=0;
out的值为( )
选项:[1
, 0
, 无法确定
, x
]
[单选题]在下面的语句中,
always @(a or b)
if(a>b) q<=1;
信号q经过综合后会形成( )
选项:[门电路
, 触发器
, 锁存器
, 连线资源
]
[单选题]某Verilog HDL的程序部分如下:
reg [7:0] areg;
always @(in) begin num=0;
for(areg=in;areg;areg=areg>>1)
if(areg[0]==1) num=num+1;
end
若输入in=8’b10110011,则程序结束后,num的值为( )
选项:[4
, 2
, 5
, 3
]
[单选题]仿真时执行下面的初始化语句:
initial forever #30 clk=~clk;
执行完成后,得到的clk信号为( )
选项:[周期为60的方波
, 一直为x
, 周期为30的方波
, 一直为0
]
[单选题]某条件语句如下,已知变量count的值为4’b0011:
if(count<5) out=1;
else if(count<7) out=2;
else out=3;
则执行条件语句后输出out的值为( )
选项:[3
, 2
, 1
, x
]

温馨提示支付 ¥1.00 元后可查看付费内容,请先翻页预览!
点赞(0) dxwkbang
返回
顶部