第二章单元测试
在元件例化时，下列语句中能正确表示将某元件的端口A端口与系统中其他模块的端口S关联起来的是（ ）
已知标号为U1的元件MYNAND2的输入端口为A和B，输出端口为Y，现要用MYNAND2例化产生一个新的系统（A1、B1为输入端口、Y1为输出端口），要求MYNAND2的A与系统的A1关联，B与系统的B1关联，Y与系统的Y1关联，下列端口映射语句语法正确的是（ ）
STD_LOGIC_UNSIGNED和STD_LOGIC_SIGNED程序包的区别是，STD_LOGIC_SIGNED中定义的运算符考虑到了符号，是有符号数的运算，而STD_LOGIC_UNSIGNED则正好相反。
STANDARD程序包中定义了许多基本的数据类型、子类型和函数，该程序包可以不用USE语句另作声明。
TEXTIO程序包定义了支持文本文件操作的许多类型和子程序。该程序包可以不用USE语句另做声明。
程序包（ ）重载了可用于INTEGER型及STD_LOGIC和STD_ LOGIC_VECTOR型混合运算的运算符，并定义了一个由STD_LOGIC_VECTOR型到INTEGER型的转换函数。
在实际的数字集成电路中，（ ）端口模式相当于双向引脚，它由一个普通输出端口(OUT)加入三态输出缓冲器和输入缓冲器构成的。
每个实体可以有多个结构体，每个结构体对应着实体不同结构和算法实现方案。对于具有多个结构体的实体，必须用（ ）配置语句指明用于综合的结构体和用于仿真的结构体。
类属参量常用来动态规定一个实体端口的大小，或设计实体的物理特性，或结构体中的总线宽度，或设计实体中、底层中同种元件的例化数量等。
CLK'EVENT AND CLK='1'表示CLK的 ( )
若某端口定义为“CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);”，则CQ的数据类型为（ ）
对于共阴极接法的七段数码显示管，如果显示码为0000110，那么在数码管上会显示数字1。
对于共阳极接法的七段数码显示管，要想在数码管上显示数字3，那么其显示码应为0100111。
在数据动态扫描显示电路DTCNT9999的程序设计中，输出端口COM的作用是控制数码管是否有效；输出端口SEG的作用是控制数码管显示的数字。
EDA仿真测试程序，核心功能部分，一般包括两个部分：① 根据测试的各种要求，通过各种赋值语句给被测试系统提供各种测试输入信号；② 通过元件例化语句建立被测试系统与测试平台内输入信号和输出信号的映射关系。
测试平台的设计实体说明，由于没有有关的类属说明和端口说明，所以可以省略不写。
由于先有新的操作系统，再有基于该操作系统开发的各种EDA专业软件，因此操作系统的选择应尽量选择低些的版本。
授权方式一般有（ ）
芯片的管脚锁定就是将设计实体的管脚与目标芯片特定的可输入输出管脚建立一一映射的过程。它包括两个方面：一是需设定未用的管脚；二是根据需要进行管脚的锁定。
Quartus Ⅱ软件工程实现设置主要包括指定目标器件、编译过程设置、EDA工具选择、逻辑分析与逻辑综合设置、逻辑适配设置、仿真设置等。
对含有多个模块多个层次的设计与测试，通常按照自底向上的方法进行设计与测试，也就是先进行低层次各模块的设计与测试，待低层次各模块的设计与测试完毕后再进行顶层模块的设计与测试。
决定仿真运行时间的长短和时钟信号的最高频率的两个参数分别是仿真运行时长和波形文件最小时间单位。
如果已经新建了波形文件，但是进行仿真操作时却提示找不到仿真文件，可能的原因是：（1）波形文件未存盘；（2）波形文件未存入指定工程目录下。
锁定引脚后不必再编译一次，即可将引脚锁定信息应用到最终的下载文件中。
原理图设计的主要操作有：添加元件、移动元件、添加连线、添加网络名、添加输入/输出端口。
在Quartus Ⅱ的主菜单下，执行【Tools】→【Run Simulation Tool】命令，可以进入进行RTL仿真和门级仿真的操作界面。
英文“Gate Level Simulation”表示是门级仿真。
Nios Ⅱ处理器系列包括了快速的(Nios Ⅱ/f)、经济的(Nios Ⅱ/e)和标准的(Nios Ⅱ/s)三种内核，每种都针对不同的性能范围和成本。
在进行管脚锁定时，要想建立变化的I/O资源与特定的芯片管脚编号的联系，包括的步骤有：①变化的I/O资源；②电路结构图；③插座号；④管脚对照表；⑤特定的芯片管脚号。管脚锁定实现步骤的先后顺序为（ ）
A:S=>A B:S=A C:A=>S D:A=S
答案:A=>S
A:U1: MYNAND2 PORT (A=>A1,B=>B1,Y=>Y1)
B:U1: MYNAND2 PORT MAP(A=A1,B=B1,Y=Y1) C:U1: MYNAND2 MAP(A=>A1,B=>B1,Y=>Y1) D:U1: MYNAND2 PORT MAP(A=>A1,B=>B1,Y=>Y1)
A:对 B:错
A:错 B:对
A:错 B:对
A:STD_LOGIC_SIGNED B:STD_LOGIC_1164 C:STD_LOGIC_UNSIGNED D:STD_LOGIC_ARITH
A:BUFFER B:INOUT C:OUT D:IN
A:CONFIGURATION B:CONSTANT C:ENTITY D:ARCHITECTURE
A:对 B:错
A:上升沿 B:高电平 C:低电平 D:下降沿
A:信号 B:4位的标准逻辑位矢量 C:1位的标准逻辑位矢量 D:常量
A:对 B:错
A:对 B:错
A:对 B:错
A:对 B:错
A:对 B:错
A:错 B:对
A:固定授权 B:评估授权 C:浮动授权
A:错 B:对
A:错 B:对
A:错 B:对
A:错 B:对
A:对 B:错
A:错 B:对
A:错 B:对
A:错 B:对
A:错 B:对
A:对 B:错
A:②①③⑤④ B:③④①②⑤ C:⑤④③②① D:①②③④⑤
