- 能起定时作用的电路是 ( )
- 典型TTL非门输入级中三极管T1（ ）时候1处于倒置状态？
- 在下列逻辑电路中，不是组合逻辑电路的有（ ）。
- TTL集成JK触发器具有保持，置0，置1和翻转四种功能。
- 哪种器件中存储的信息在掉电以后即丢失？
- 下面（ ）说法正确？
- 约束项对应的是不出现的变量取值，所以其值总等于零。
- 已知R、S是2个与非门构成的基本RS触发器的输入端，则约束条件为（ ）。
- 具有定时功能的电路是（ ）
- JK触发器在CP作用下，若状态必须发生翻转，则应使（ ）。
- n位移位寄存器要实现n位数据的串行输入并行输出，需要2n个时钟。
- (1001101)2= ( 77 )10；(27)10=（100111）8421BCD
- 主从RS触发器不能完全克服多次翻转的原因是（ ）。
- JK触发器具有保持、置“0”、置“1”和不定态四个功能。
- 下列选项所示采用卡诺图化简逻辑函数式结果不是最简式的是（ ）。
- TTL与非门输入端并联起来使用时，总的低电平输入电流等于单个端的低电平输入电流。
- 初始状态为0100的同步4位二进制计数器74161，经过10个时钟后的状态是1110。
- 组合逻辑电路的竞争冒险是由于（ ）引起的。
- 时序逻辑电路的输出不仅与当时的输入信号有关，而且还与原来的状态有关。
- 组合逻辑电路通常由（ ）组合而成。
- 描述触发器逻辑功能的方式包括（ ）。
- 下列（ ）MSI器件可有效实现组合逻辑函数。
- 下列描述正确的是（ ）
- 下列可以唯一描述一个组合逻辑电路的方式包括（ ）。
- 下列是电可擦除可编程只读存储器的是（ ）。
- 编号不同的两个最大项之和恒为1。
- 设JK触发器的起始状态Q=1，若令J=1，K=0，则Qn+1=1；若令J=1，K=1，则Qn+1=0。
- 二 — 十进制译码器的输入和输出端数分别是（ ）
- 如果两个函数式相等，则它们的对偶式也相等。
- TTL电路的OC门和TTL电路的三态输出门的输出端均可并联使用。
- 二—十进制译码器又叫做4线—10线译码器，二—十进制编码器又叫做4线—10 线编码器。
- 函数Y=AB+BC，使Y=1的输入 ABC 组合为 ( )
- 能读/写数据的存储器是（ ）。
- 三态门的输出有高电平、低电平、不定态三种状态。
- 假设同步十进制加法计数器的初始状态为0101，15个CP脉冲后它的状态为0000。
- 单稳态触发器的暂稳态维持时间的长短取决于（ ）
- T触发器只具有保持和翻转功能。
- 假设输入模拟信号的最高频率为10KHZ，进行A/D转换时，其采样频率应该不小于（ ），完成一次转换需要的最长时间为（ ）。
- 一个8选1的数据选择器有8个数据输入端，3个地址输入端。
- 4位二进制计数器最高位输出的频率是输入CP脉冲频率的16倍。
- n位并联比较型ADC，有（ ）个触发器和（ ）个电压比较器。
- JK触发器输出端的状态在输入（ ）时，当时钟沿到就翻转。
- 时序电路在输入有限个CP时钟后，就进入有效循环，该电路称为（ ）电路。
- CMOS 非门是由一个NMOS和一个PMOS组成，其栅极相连作为输入，漏极相连作为输出，NMOS源极需接（ ）电平，PMOS源极接（ ）电平。
- 3线-线译码器74LS138接通电源后，无论地址输入端怎样变化，输出均被封锁在高电平，则其原因可能是（ ）。
- 下列( )中的两个最小项是逻辑相邻最小项。
- TTL集电极开路门（OC门）的输出端可以线与连接。
- 现场可编程门阵列的英文缩写为（ ）。
- 以下门电路中，（ ）的输出端可以实现线与。
- 在A/D转换中，输入模拟信号中最高频率分量是10kHz，则最低采样频率是20kHz。
- 4线-10线译码器中输出状态只有Y2=0，其余输出端均为1，则它的输入状态应取（ ）。
- 若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。
- 8线-3线优先编码器74LS148接通电源后，其选通输出端输出低电平，则其原因可能是（ ）
- 同步计数器是指（ ）的计数器。
- 5个变量可构成32个最小项，变量的每一种取值可使30个最小项的值为1。
- CMOS门电路输入端接一个大于2KΩ的电阻到地，这个输入端相当于高电平输入。
- 三位二进制加法计数器的初态为101，经过10个计数脉冲后的输出为110。
- 用字扩展的方法将4片256×8位的RAM连接成1024×8位RAM时，需把地址码A8、A9经（ ）后送到各片256×8位RAM的片选端作片选信号。
- 一个8位串行数据，输入8位移位寄存器，时钟脉冲频率为1kHz，经过( )可转换为8位串行数据输出。
- 一个ROM共有10根地址线，8根位线，则其存储容量为（ ）。
- 下列（ ）从功能上说属于一对反操作。
- 单稳态触发器的主要用途是（ ）
- CMOS逻辑门静态功耗和动态功耗之间的区别为（ ）。
- 若存储器的容量是256×4RAM，该RAM数据线有8根，地址线有4根。
- 4位数值比较器不能用来实现三变量的逻辑函数。
- (88)10=( )16
- 8421BCD码译码器的数据输入线与译码输出线的组合是（ ）。
- 555定时器的两个比较器的参考比较电压分别是（ ）
- 设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下，输出电压波形恒为0的是（ ）图。
- RAM主要由（ ）、（ ）和读/写控制电路三部分组成。
- 下列选项中（ ）转换速度最快。
- 能实现脉冲延时的电路是（ ）。
- 下列各种器件中，不属于时序逻辑器件的是（ ）
- 8选1数据选择器能实现最多4个变量的逻辑函数。
- 8选1数据选择器有三个地址输入端，最多可以实现三个变量的逻辑函数。
- 使用或非门做反相器使用，其他输入端应接低电平，异或门做反相器使用，其他输入端应接低电平。
- 变量数相同且编号相同的最小项和最大项是互补关系。
- 一个触发器必须具有“0”、“1”两个稳定状态。
- 有一个6位D/A转换器，设满度输出为6.3V，输入数字量为110111，则输出模拟电压为5.5V。
- EPROM是可擦除可编程只读存储器。
- 关于最小项和最大项的描述（ ）是正确的？
- JK触发器功能很强，辅以简单设计，它就能够实现以下（ ）触发器的逻辑功能。
- 任意形状的信号通过施密特触发器后的波形为（ ）
- 滞回特性是（ ）的基本特性。
- CPLD器件为复杂可编程逻辑器件，掉电后信息消失。
- 下列电路中，属于时序逻辑电路的是（ ）
- Y=AB+C的对偶式为：（ ）
- 门电路输入端噪声容限越大，说明电路的抗干扰能力越强。
- 由10级触发器构成的二进制计数器，其最大模值为（ ）。
- 没有稳定状态，只具有暂稳态的电路是（ ）
- 下列选项中，（ ）的抗干扰能力最强。
- 按照触发器翻转的先后顺序可将时序逻辑电路分为穆尔型时序逻辑电路和 米利型时序逻辑电路。
- 某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟（ ）时间。
- 对于逻辑变量的取值，“1”比“0”大。
- 任何一个逻辑函数的最简与或式是唯一的
- 8位的DAC0808是（ ）？
- 施密特触发器可以把不规则的输入信号整形为矩形脉冲信号。
- 请选择不能组成移位寄存器的触发器（ ）。
- 某8位D/A转换器，当输入全为1时，输出电压为5.10V，当输入D=（10000010）2，输出电压为（ ）
- 多谐振荡器可产生（ ）。
- 在扩展RAM容量时，常用到字扩展，通常需要把多余的高位地址输入端通过（ ）后，作为RAM芯片的片选信号。
- 构成模值为256的二进制计数器，需要（ ）级触发器。
- 若被编码的对象为10个开关量，至少应该选用三位二进制代码。
- 可编程只读存储器可以简写为（ ）。
- 对于ADC0832，如果参考比较电压为5V，1LSB为（ ）。
- 描述ADC的主要技术指标是（ ）和（ ）。
- 下列（ ）门可实现“线与”功能？
- 下列存在约束条件的触发器包括（ ）
- 下列（ ）器件可以用来保存一位二进制信息
- 只有暂稳态的电路是（ ）。
- 一只四输入端或非门，使其输出为 1 的输入变量取值组合有（ ） 种。
- 对于四位的左移移位寄存器，若初始状态为1011，在串行输入端固定接低电平“0”，移位寄存器的输出端状态在4个CP作用下的移位过程是（ ）
- 一个4位的二进制加法计数器，若初始状态为0011，经过8个CP后，计数器的输出状态为（ ）
- 由D触发器构成十进制加法计数器，至少需要用四个触发器，此时无效状态有六个。
- 下列（ ）结构的ADC抗干扰能力最强.
- 衡量A/D转换器性能的主要性能指标是（ ）和（ ）。
- 若10位的逐次渐进型A/D转换器，取时钟信号的频率为1MHz，则完成一次转换操作需要的时间是（ ）
- 已知被转换信号的上限频率为10KHZ，则A/D转换器的采样频率至少应高于（ ），完成一次转换所用的时间小于（ ）。
- 8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V，若只有最低位为高电平，则输出电压为（ ）mV，若输入为10001000，则输出电压为（ ）V。
- 下列A/D转换器中，转换速度最快的是（ ）
- DAC0808属于( )电路结构的D/A转换器？
- 10位D/A转换器的分辨率为（ ）
- n位并联比较型A/D转换器的电路中通常包括（ ）电压比较器和（ ）触发器。
- 有一个8位A/D转换器，其参考电压为5V则1LSB大约等于（ ）。
- 在电压控制端（⑤脚）不加控制电压的情况下，555定时器的阈值电压为（ ）。
- 可以直接产生矩形脉冲的是（ ）
- 下列电路中具有两个暂稳态的是（ ）
- 单稳态触发器输出的脉冲宽度和（ ）有关。
- 由555定时器构成的施密特触发器的两个阈值电压分别是（ ）
- 下列电路可以用于定时的是（ ）
- 用4片256字×4位的RAM构成1024字×4位RAM时，一般采用字扩展的办法，这时高位地址码A8、A9需经（ ）后送到各片256字×4位的片选端以实现字扩展。
- 半导体存储器按功能分为（ ）和（ ）两种。
- FPGA器件为（ ）。
- 2048×8位RAM芯片，其数据线的个数是（ ）
- 某RAM有8根数据线，8位地址线，则其存储容量为（ ）。
- EPROM是指（ ）。
- CPLD器件为（ ）。
- 只能读出数据，不能更改数据的存储器是（ ）。
- ROM主要由（ ）和（ ）两部分组成。
- 为了构成4096×8的RAM，需要（ ）片1024×4的RAM。
- 用8级触发器可以记忆（ ）种不同的状态。
- 下面所示电路中能实现对时钟信号二分频的电路为（ ）。
- 若JK触发器的原状态为0，欲在CP作用后仍保持为0状态，则激励函数JK的值应是（ ）。
- 具有约束条件的触发器有（ ）
- 有一个左移移位寄存器，当预先置入1011后，其串行输入端固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ ）
- 采用4位比较器7485对两个四位二进制数进行比较时，先比较（ ）位。
- 一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输入。
- 串行加法器进位信号采用（ ）传递，而并行加法器的进位信号采用（ ）传递。
- 有一个T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有一个控制开关都能独立控制，任意闭合一个开关（闭合时用状态“1”表示，断开时用状态“0”表示），灯亮；任意闭合两个开关，灯灭；三个开关都闭合，灯亮，要求用74LS138实现该逻辑关系，下面哪个选项可以实现（ ）。
- 下列（ ）器件任何时刻只允许有1个有效信号到达输入端。
- 下列四个逻辑函数中（ ）存在“1”态冒险。
- CMOS门电路多余输入端可以（ ）处理。
- 下列（ ）的输入端允许悬空。
- 若将一TTL异或门（输入端为A、B）当作反相器使用，则A、B端应（ ）连接。
- 下列（ ）输出不允许并联使用。
- TTL电路驱动CMOS电路，仅考虑（）。
- 下列各门电路中（ ）的输出端可以并联使用。
- 同模拟信号相比，数字信号具有（ ）性，一个数字信号只有（ ）种取值，分别表示为（ ）和（ ）。
- 已知逻辑函数F=A(B+DC)，选出下列可以肯定使F=1的状态是（ ）
- 在下列编码中，（ ）编码方式抗干扰能力强。
- 1985个1连续异或(1⊕1⊕1⊕…)的结果是（ ），单数个1连续异或的结果是（ ），双数个1连续异或的结果是（ ）
- 某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（ ）
- 将(57.6)8进行数制转换时，转换错误的是( )
- 数字信号是指幅度和相位都是离散的信号。
答案:单稳态触发器
答案:前级输出高电平###输入接高电平
答案:十五
答案:顺序脉冲发生器
答案:寄存器
答案:错
答案:对
答案:SRAM
答案:CMOS OD门输出端允许直接并联使用
答案:对
答案:RS=0
温馨提示支付 ￥5.00 元后可查看付费内容,请先翻页预览!
