第三章单元测试
- 在Verilog HDL中，下列标志符不合法的是（ ）
- 关于Verilog HDL中的模块调用，下列说法错误的是（ ）
- 下列Verilog HDL语句中，数据类型定义与注释矛盾的是（ ）
- 行为描述中被赋值的变量必须声明为（ ）
- 下列不属于端口类型说明关键字的是（ ）
A:9moon
B:signall
C:Not_Stack_0
D:state0
答案:9moon
A:在模块调用时，端口可以采用顺序相对应和形参实参相对应两种方式
B:在模块调用时，必须严格按照模块定义的端口顺序来连接
C:在语句“Mydesign design(port1,port2)；”中，被调用的模块名称为Mydesign
D:在模块调用时，端口是两个模块联系的通道
A:reg [15:0] memory; //memory为16位寄存器类型变量
B:reg [0:3] myreg; //myreg为4位寄存器类型变量
C:wire [3:0] sat; //sat为4位线网类型变量
D:reg [1:5] areg; //areg为4位寄存器类型变量
A:寄存器类型
B:参数类型
C:线网类型
D:均有可能波
A:inout
B:duplex
C:output
D:input
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
