第七章单元测试
- 若使或非门的输出为0，可插入控制点使其为（ ）。
- 对扫描设计电路进行测试，典型的测试步骤为（ ）。
①选择移位模式，依次移位为触发器赋值 ②选择捕捉模式，更新触发器状态 ③选择正常模式，驱动PI的值，观察PO ④选择移位模式，将触发器的状态依次读出 - 对扫描设计电路中的固定故障进行测试，需要的时钟周期为（ ）。
- 结构化的DFT方法包括（ ）。
- Ad Hoc DFT需要有好的设计规则，包括（ ）。
- 扫描设计的主要思想是获得对触发器的可控制和可观测，主要方法为（ ）。
- 哪种工作模式下，选择扫描单元数据输入端的数据（ ）。
- 为测试扫描寄存器的故障及其移位是否正常，给寄存器下列测试序列，其中正确的是（ ）。
- 进行了扫描设计的电路，在哪些方面存在不足（ ）。
- 自动扫描设计的具体步骤（ ）。
A:1 B:0
答案:1
A:①③②④ B:②③①④ C:③②④① D:①②③④
A:(nsff + 1) ncomb+nsff+4 B:nsff+4 C:(nsff + 1) ncomb D:(nsff + 1) ncomb+nsff
A:Scan design B:Ad Hoc DFT C:BIST D:Boundary scan
A:对难于控制的信号提供测试控制 B:避免异步(unclocked)反馈 C:提供clear/reset信号，使触发器可初始化 D:避免冗余门, 避免大的扇入门
A:由扫描触发器(SFF)代替触发器 B:使每个扫描移位寄存器的输入/输出从PI/PO为可控制的/可观测的 C:在测试模式下将SFF连接形成一个或多个移位寄存器 D:增加测试控制 (SE) 原始输入
A:控制模式 B:偏移模式 C:正常模式 D:捕捉模式
A:10101010...... B:111000111...... C:00110011...... D:11001100......
A:扫描设计中的布线增加了芯片面积 B:扫描单元有多路选择器，产生了延迟 C:增加扫描硬件，从而增加了芯片面积 D:性能方面，降低了信号速度
A:扫描配置 B:扫描单元重新排序 C:扫描替换 D:扫描链接
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
