第四章单元测试
- 具有中断向量表的计算机中，中断向量地址是（ ）
- 单重中断系统中，
Ⅰ 保护现场 Ⅱ 中断返回 Ⅲ 开中断 Ⅳ 中断处理
Ⅴ 关中断 Ⅵ 保护断点 Ⅶ 恢复现场
中断服务程序的执行顺序是（ ） - DMA写操作是把数据（ ）
- 从信息流的传送效率来看，（ ）工作效率最低。
- CPU查询是否有请求中断的事件发生在（ ）
- 内部异常（内中断）可分为故障（fault）、陷阱（trap）和终止（abort）三类。下列有关内部异常的叙述中，错误的是（ ）
- 下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（ ）
- 下列有关I/O接口的叙述中，错误的是（ ）
- I/O指令实现的数据传送通常发生在（ ）
- 某计算机有五级中断L4 ~ L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L0→L1→L2→L3→L4，且要求中断处理优先级从高到低的顺序为L4→L0→L2→L1→L3，则L1的中断处理程序中设置的中断屏蔽字是（ ）
- 下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ）
- 某计算机处理器主频为50 MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是（ ）
- 异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（ ）
- 下列关于外部I/O中断的叙述中，正确的是（ ）
- 下列关于DMA方式的叙述中，
Ⅰ．DMA传送前由预处理程序设置传送参数
Ⅱ．数据传送前由DMA控制器请求总线使用权
Ⅲ．数据传送由DMA控制器直接控制总线完成
Ⅳ．DMA传送结束后的处理由中断服务程序完成
正确的是（ ） - 若设备采用周期挪用DMA方式进行输入输出，每次DMA传送的数据块大小为512字节，相应的I/O接口中有一个32位数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（ ）
- 外部中断包括不可屏蔽中断（NMI）和可屏蔽中断。下列关于外部中断的叙述中，错误的是（ ）
- 在I/O单独（独立）编址下，下面的说法正确的是（ ）。
- CPU启动通道通过（ ）。
- 在程序的执行过程中，Cache与主存的地址映射是由（ ）。
- DMA方式的接口电路中有程序中断部件，其作用是（ ）。
- DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作（ ）。
- 下面叙述正确的是（ ）
- I/O接口的基本功能是( )
- 关于主机与I/O设备的联络方式，叙述正确为（ ）
- I/O编址方式分为独立编址和统一编址，下面叙述正确的是（ ）
A:中断服务程序入口地址的地址
B:中断程序断点
C:中断服务程序的入口地址
D:子程序入口地址
答案:中断服务程序入口地址的地址
A:Ⅰ、Ⅴ、Ⅳ、Ⅶ、Ⅲ、Ⅱ
B:Ⅶ、Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ
C:Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ
D:Ⅵ、Ⅰ、Ⅳ、Ⅶ、Ⅲ、Ⅱ
A:从I/O设备传送到存储器；
B:从I/O设备传送到CPU ；
C:从CPU传送到I/O设备；
D:从存储器传送到I/O设备；
A:单总线系统
B:多总线系统
C:三总线系统
D:双总线系统
A:执行周期的任意时刻
B:执行周期开始时刻
C:执行周期结束时刻
D:执行周期中间时刻
A:内部异常的检测由CPU内部逻辑实现
B:内部异常的响应发生在指令执行过程中
C:内部异常处理后返回到发生异常的指令继续执行
D:内部异常的产生与当前执行指令相关
A:AGP
B:PCI
C:PCI-Express
D:USB
A:状态端口和控制端口可以合用同一个寄存器
B:采用统一编址方式时，CPU不能用访存指令访问I/O端口
C:采用独立编址方式时，I/O端口地址和主存地址可能相同
D:I/O接口中CPU可访问的寄存器称为I/O端口
A:I/O设备和I/O端口之间
B:通用寄存器和I/O设备之间
C:I/O端口和I/O端口之间
D:通用寄存器和I/O端口之间
A:01101
B:01010
C:11110
D:00011
A:中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权
B:中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成
C:中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后
D:中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备
A:0.05%
B:0.20%
C:0.50%
D:0.02%
A:“存储保护错”属于异常
B:“访存时缺页”属于中断
C:“整数除以0”属于异常
D:“DMA传送结束”属于中断
A:中断控制器按所接收中断请求的先后次序进行中断优先级排队
B:CPU响应中断时，通过执行中断隐指令完成通用寄存器的保护
C:CPU只有在处于中断允许状态时，才能响应外部设备的中断请求
D:有中断请求时，CPU立即暂停当前指令执行，转去执行中断服务程序
A:仅Ⅱ、Ⅲ、Ⅳ
B:Ⅰ、Ⅱ、Ⅲ、Ⅳ
C:仅Ⅰ、Ⅱ
D:仅Ⅰ、Ⅲ、Ⅳ
A:每准备好32位数据，DMA控制器就发出一次总线请求
B:在整个数据块的传送过程中，CPU不可以访问主存储器
C:相对于CPU，DMA控制器的总线使用权的优先级更高
D:数据块传送结束时，会产生“DMA传送结束”中断请求
A:不可屏蔽中断的优先级比可屏蔽中断的优先级高
B:一旦可屏蔽中断请求信号有效，CPU将立即响应
C:可通过中断屏蔽字改变可屏蔽中断的处理优先级
D:CPU处于关中断状态时，也能响应NMI请求
A:一个具体地址既可对应输入输出设备，也可对应内存单元
B:只对应内存单元或只对应I/O设备
C:一个具体地址只能对应内存单元
D:一个具体地址只能对应输入输出设备
A:发出中断请求
B:执行通道命令
C:程序查询
D:执行I/O指令
A:用户软件完成
B:由硬件自动完成的
C:操作系统来管理的
D:程序员调度的
A:实现数据传送
B:向CPU提出总线使用权
C:向CPU提出传输结束
D:发中断请求
A:停止CPU访问主存
B:DMA与CPU交替访问
C:周期挪用
D:DMA
A:中断服务程序的入口地址可以通过硬件向量法产生向量地址。子程序调用的子程序入口地址是由CALL指令中的地址码给出的。
B:中断服务程序与中断时CPU正在运行的程序是相互独立的；子程序调用时转入的子程序与CPU正在执行的程序段是同一程序的两部分。
C:调用中断服务程序和子程序都需保护程序断点，前者由中断隐指令完成，后者由CALL指令本身完成。
D:通常中断产生都是随机的，而子程序调用是由CALL指令（子程序调用指令）引起的。
A:实现电平转换
B:实现数据缓冲达到速度匹配
C:实现设备的选择
D:传送控制命令
A:CPU与I/O设备并行工作
B:同步工作采用同步时标
C:立即响应
D:异步工作采用应答信号
A:统一编址是I/O地址是主存地址的一部分，可以用访存指令访问I/O设备
B:统一编址是I/O与主存的地址是分开的，I/O设备的访问必须有专门的I/O指令
C:独立编址是I/O与主存的地址是分开的,I/O设备的访问必须有专门的I/O指令
D:独立编址是I/O地址是主存地址的一部分，可以用访存指令访问I/O设备
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
