第六章单元测试
- 不会影响指令执行流程的是 ( )
- 下列不属于控制器功能的是（ ）
- 使用8片74181和2片74182，可以实现（ ）
- 以下对各寄存器的描述正确的是（ ）
- 以下不属于CPU工作周期的是（ ）
- 下列关于指令周期说法错误的是（ ）
- 下列有关处理器时钟脉冲信号的叙述中，错误的是（ ）
- 下列给出的部件中，
Ⅰ．ALU
Ⅱ．指令寄存器
Ⅲ．通用寄存器
Ⅳ．浮点寄存器
其位数（宽度）一定与机器字长相同的是（ ） - 假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（ ）
- 某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90 ns、80 ns、70 ns和60 ns，则该计算机的CPU时钟周期至少是（ ）
- 某CPU主频为1.03 GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（ ）
- 在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，
I1：add R1, R2, R3 ; (R2) +(R3)R1
I2：add R5, R2, R4 ; (R2) +(R4)R5
I3：add R4, R5, R3 ; (R5) +(R3)R4
I4：add R5, R2, R6 ; (R2) +(R6)R5
下列指令序列存在数据冒险的指令对是（ ） - 状态寄存器用来存放（ ）。
- CPU中的译码器主要用于（ ） 。
- 运算器由许多部件组成，其核心部分是（ ）。
- 在CPU的寄存器中，（ ）对用户是完全透明的。
- 由编译程序将多条指令组合成一条指令，这种技术称做（ ）。
- 以下不属于CPU控制器功能的是（ ）
- 以下寄存器属于控制和状态寄存器的有（ ）
- 以下属于CPU功能的是（ ）
A:指令的功能
B:ALU的进位方式 0
C:操作数的寻址方式存
D:CPU内总线结构
答案:ALU的进位方式 0
A:指令的顺序控制
B:操作控制
C:算术与逻辑运算
D:异常控制
A:双重分组跳跃进位链的64位ALU
B:三重分组跳跃进位链的32位ALU
C:双重分组跳跃进位链的32位ALU
D:三重分组跳跃进位链的64位ALU
A:MAR寄存器用于存放取回的数据
B:IR寄存器用于存放预取指令的地址
C:PSW寄存器用于存放程序状态字
D:PC寄存器用于存放要执行的指令
A:间址周期
B:取指周期
C:执行周期
D:存取周期
A:取指周期的目的是取指令
B:间址周期的目的是取有效地址
C:中断周期的目的是寻址
D:若指令是访存指令，执行周期的目的是取操作数
A:处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令
B:时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成
C:时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定
D:时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频
A:仅Ⅱ、Ⅲ
B:仅Ⅰ、Ⅱ
C:仅Ⅱ、Ⅲ、Ⅳ
D:仅Ⅰ、Ⅲ
A:每个指令周期中CPU都至少访问内存一次
B:空操作指令的指令周期中任何寄存器的内容都不会被改变
C:当前程序在每条指令执行结束时都可能被外部中断打断
D:每个指令周期一定大于或等于一个CPU时钟周期
A:80 ns
B:90 ns
C:70 ns
D:60 ns
A:0.97109 条指令/秒
B:1.0109 条指令/秒
C:1.03109 条指令/秒
D:0.25109 条指令/秒
A:I3和I4
B:I2和I3
C:I2和I4
D:I1和I2
A:运算类型
B:逻辑运算结果
C:算术运算结果
D:算术、逻辑运算及测试指令的结果状态
A:地址译码
B:选择多路数据至ALU
C:指令译码
D:数据译码
A:多路开关
B:算术逻辑运算单元
C:累加寄存器
D:数据总线
A:状态寄存器
B:指令寄存器
C:程序计数器
D:通用寄存器
A:超长指令字技术
B:超流水线技术
C:超标量技术
D:超字长
A:逻辑运算
B:算术运算
C:执行指令
D:取指令
A:MDR
B:IR
C:PC
D:MAR
A:指令控制
B:存储数据
C:操作控制
D:处理中断
温馨提示支付 ￥3.00 元后可查看付费内容,请先翻页预览!
